3. PCB层叠设计原则：参考平面的选择
参考平面选得好不好，直接决定PHY信号能不能跑稳。我自己在调PCIe Gen4的时候遇到过，同一版PCB，就换了一层地平面，眼图抖动从12ps降到5ps。你说差别大不大？今天咱们就聊聊这里面的门道。
3.1 参考平面到底是什么？
说白了，参考平面就是信号电流回流的那层铜皮。它可以是地平面（GND），也可以是电源平面（Power）。但PHY这种高速信号，我几乎只用完整的地平面做参考。为什么？
- 低阻抗回流路径：地平面离信号层越近，回路电感越小。
- 屏蔽效果好：完整地平面能减少串扰和EMI。
- 直流参考点稳定：GND电位固定，不会像电源平面那样有交流波动。
经验之谈：如果你非要用电源平面做参考（比如某些叠层限制），务必确保该电源平面在信号频段内是低阻抗的——加足够多的去耦电容，并且在电源平面边缘不要参考到分割槽。
3.2 参考平面选择的五大核心原则
- 信号层紧邻完整地平面——间距应控制在4mil以内，越近回路电感越小。
- 参考平面不得有分割——尤其不能跨过不同的电源域。
- 信号换层时参考平面必须跟随——比如从顶层打到内层，两个参考地平面之间加足够多的过孔。
- 避免信号参考到电源平面边缘——边缘效应会引入共模辐射。
- 差分对的参考平面要对称且连续——不对称会导致共模到差模转换。
| 配置 | 回路电感 | EMI性能 | 适用场景 |
|---|---|---|---|
| 信号层+完整GND | 低（<0.5 nH/mm） | 优 | PHY、DDR、SerDes |
| 信号层+电源平面 | 中（0.5~1 nH/mm） | 中 | 低频/低速信号 |
| 两个信号层共用参考平面 | 高（>1 nH/mm） | 差 | 不建议用于高速 |
记住一条铁律：每一个高速信号层，对面必须紧贴一个完整的地平面。中间不能隔其他信号层。
3.3 典型层叠结构举例
我常用的一种6层层叠，对于10Gbps以下的PHY足够了：
Layer 1: 顶层信号 + 微带线
Layer 2: 完整地平面（参考层）
Layer 3: 内层信号（带状线）
Layer 4: 完整地平面（参考层）
Layer 5: 电源平面（少量信号可走）
Layer 6: 底层信号 + 微带线
注意第3层和第4层之间的介质厚度要尽量薄，这样带状线回路的回路电感才小。我曾经在调试25Gbps PHY时，把Layer3到Layer4的介质从8mil减到4mil，眼图裕量提高了3dB。
3.4 避坑指南：我曾经踩过的几个坑
- 坑1：参考平面被过孔阵割裂——有一回我排了很多BGA扇出过孔，打成一片，结果参考平面成了筛子。信号绕路，眼图塌了。后来改用稀疏过孔+增加地层缝合过孔。
- 坑2：参考平面跳变——信号从GND参考层跨到Power参考层，中间没加缝合电容。天啊，那噪声简直像开了电台。从此我学会了在跨分割区域放置0.1uF~1uF的桥接电容。
- 坑3：忽视了参考平面的Skin Effect——10GHz以上信号，电流只在铜皮表面几微米走。我曾在某个20Gbps项目中用了1oz铜，高频损耗大得吓人。换0.5oz铜后立马改善。
千万别以为参考平面选完就没事了。加工后一定要用TDR看一下回路的阻抗连续性。我有次发现地层钻孔把参考平面弄出了个缺口，TDR曲线直接跳了5ohm。
上面这张图总结了本章的核心逻辑：从中心出发，左侧是选择原则，右侧是实际配置，底部是避坑要点。你自己对着PCB叠层图看，一条一条核对，基本不会出大问题。
嗯，关于参考平面就说这么多。下次你在Layout时多花十分钟认真规划层叠，PHY调试时能省下一整天。