3. 均衡参数概念
说到eDP链路训练,均衡(Equalization)是个绕不开的关键词。
我刚开始搞eDP调试那两年,真的被这个“均衡”绕晕过不少次。
后来慢慢理解了——说白了,它就是信号传输中的补偿技术。
嗯,今天这章咱们就把均衡这个概念嚼碎了讲。
3.1 什么是均衡
先问一个问题:为什么eDP需要均衡?
你想想看,信号在PCB走线上跑,速率一高起来——比如5.4Gbps甚至更高——传输线效应马上就显现了。
高频损耗、反射、串扰…这些东西会让眼图一步步变差。
均衡要做的,就是在接收端对信号做一个反向补偿,把被信道损伤的信号恢复出来。
我个人的理解,均衡就相当于一副“电子眼镜”。
信道像散光镜片,信号本来清晰,跑过去就模糊了。
均衡就是按模糊的程度,配一副反相变形的镜片,两相抵消,恢复清晰的波形。
在eDP链路上,发射端也有预加重,但真正的补偿大头在接收端——这就是均衡干的事。
均衡的核心思想:通过在接收端施加一个与信道传输函数相反的特性,来补偿信号的高频衰减与群延迟失真。
3.2 为什么要做均衡——信道损耗的现实
我之前在一个项目中调试一块15.6寸 4K屏的eDP链路,源端是颗主控SoC,走线长约12cm。
一开始没重视均衡参数,直接用默认值去训练——结果链路怎么也锁不住。
我对着眼图看了半天,发现信号边沿完全塌了,眼高不足200mV。
后来一点一点调接收端的均衡,才把链路跑起来。
那为什么信道损耗这么严重?
主要是因为:
- 趋肤效应:高频电流趋向导体表面流动,有效截面变小,电阻变大。
- 介质损耗:PCB板材(FR-4常见)在高频下存在介电损耗,对高频分量衰减更大。
- 反射与不连续:过孔、连接器、走线拐角都会引起阻抗突变。
这些因素累积下来,你发送端完美的方波,到了接收端就成了圆顿顿的馒头波。
均衡,就是要把这个馒头波重新“捏”成方波。
避坑提醒:我曾经在预调试阶段,发现接收端信号质量极差,反复调均衡都没用。最后排查发现,链路上有一段走线阻抗设计错误,只有75Ω而不是100Ω。先把信道设计修好,再调均衡——顺序别搞反。
3.3 均衡系数的物理意义
均衡系数说白了,就是补偿的“力度”和“形状”。
我们从最简单的数学模型来理解。
假设信道传递函数为 H(f),高频相对低频有衰减也有相移。
均衡器的目标就是构造一个 H_eq(f),使得 H(f)·H_eq(f) = 1(理想情况下)。
均衡系数,就是描述 H_eq(f) 的幅度-频率特性和相位-频率特性的参数集合。
在具体的调试中,你碰到的参数可能是:
| 参数 | 物理意义 | 调试影响 |
|---|---|---|
| CTLE 增益台阶 | 特定频率点上提升的幅度,单位dB | 决定高频补偿强度 |
| CTLE 零极点频率 | 增益转折点的频率位置 | 决定补偿起始/终止频段 |
| DFE 抽头系数 | 对前n个bit的串扰修正幅度 | 消除符号间干扰(ISI) |
| DFE 抽头数量 | 用于修正的历史bit个数 | 影响ISI消除深度 |
举个例子:
CLTE的某个零极点设定在2.5GHz,意思就是2.5GHz附近的频率成分会被提升5dB。
如果信道在这个频率损耗正好是-5dB,那均衡之后,这个频段的信号幅度就恢复到原始水平了。
你看——这就是系数和物理世界的直接对应。
3.4 CTLE 与 DFE 简介
这部分我建议你这么理解:
接收端的均衡主要靠两兄弟来干活——一个是CTLE,一个是DFE。
3.4.1 CTLE(连续时间线性均衡)
CTLE是模拟域的线性高通/带通滤波器。
它的本质是用一个有源或无源的RC/ RL网络来提升信号的高频成分。
我自己的认识是:
CTLE干的是 “粗调” 的活——先把眼图大致打开,把信号从“闭合”拉到“勉强可观”的状态。
它无法区分信号和噪声——把所有高频成分一起放大,包括噪声。
所以CTLE不能设得太狠,否则噪底太高,后面的DFE也救不回来。
CTLE的关键参数:
- DC增益:低频段的放大倍数(通常接近1或稍低)
- 高频增益峰值:最高频段被提升的dB数
- 峰值频率:增益达到最大值的位置
3.4.2 DFE(决策反馈均衡)
DFE就不一样了——它是数字域的非线性均衡。
它的核心思想是:用前几个bit的判决结果,来修正当前bit的信号。
说白了就是——前一位是“1”,它给后一位带来的串扰是多少,把它减掉。
这种方式的妙处在于:它不会放大噪声。
因为修正量是确定的(基于判决的比特值),不会像CTLE那样把噪声连同信号一起抬升。
但DFE的局限是——它只能处理后光标(post-cursor)ISI,不能处理前导干扰。
我还记得第一次调DFE系数时踩的坑:
抽头系数设定的顺序从后往前,先调主抽头,再依次调第一后光标、第二后光标…
如果顺序搞反,先调后级系数,前级误差会累积,怎么调都收敛不了。
3.4.3 CTLE + DFE 的配合
实际eDP接收端,CTLE和DFE是级联工作的:
- 信号先过CTLE:粗调,打开眼图基础形状
- 然后经过ADC:将模拟信号转为数字码流
- 最后进DFE:细调,消除残留ISI,使眼图彻底打开
我建议的调试思路是:先定CTLE,再调DFE。
CTLE要让眼图有足够的垂直张开度(至少100mV),但不要把高频噪声放得太大。
如果CTLE已经能把眼图调到200mV以上,那DFE只需要做很少的修正就足够了。
反过来,如果CTLE设得太保守,眼图还是闭合的,DFE会很难发挥作用。
重要提醒:CTLE增益每增加1dB,噪底同时也会增加约1dB。不要为了打开眼图无限增加CTLE增益。我看到过一些新手调试者把CTLE推到最大,结果DFE无法收敛——因为噪声已经把信噪比拖垮了。
好了,到这里均衡的基本概念已经讲清楚了。
我们用一个流程图来直观展示CTLE+DFE在接收链路中的位置和关系:
从SVG中你可以看到,整个均衡链路是串联级联的,信号从源端一路走过来,经过信道到了CTLE粗调,ADC数字化,进入DFE细调,最后被判决出来。如果眼图质量达标,链路就成功锁定。
我自己调试时,按照这个顺序一步步检查——从信道损耗估算、CTLE增益设定、ADC有效位、DFE系数,每一步都是一个检查点,哪一环出了问题,眼图都会告诉你。
实践建议:刚接触eDP均衡时,你可以拿一个已知信道的板子,先把CTLE调到眼高超过150mV,然后逐步增加DFE后光标系数,每次观察眼图余量(Margin)。你会发现眼图从闭合到打开的过程,是一种很直观的物理体验——信号就在你眼前被“掰正”了。