1. eDP接口概述与量产测试背景
做eDP测试这么多年，我碰到不少工程师第一句话就问：“eDP跟LVDS到底有啥不一样？” 其实这个问题本身就很有代表性。早年做笔记本屏，LVDS是主流。但现在你去看，新出的平板、笔记本、甚至一些车载显示，几乎清一色eDP。
为什么？说白了，eDP能跑更高的分辨率，线还更少。一根eDP线缆里嵌了时钟，不像LVDS还得单独拉一根时钟线。量产测试的时候，少一根线就意味着少一个失效点，少一个测试项。我个人习惯是，拿到一个新项目，先看接口类型——是eDP就按eDP的规矩来，别拿测LVDS那套往上套。
1.1 eDP接口长什么样？
eDP的全称叫Embedded DisplayPort。注意“Embedded”这个词，它是内嵌在设备内部的，不是外接显示器那种标准DP接口。但这不意味着它的协议就缩水了。实际上，eDP v1.4b已经能支持8K分辨率，而且它的物理层电气特性和标准DP高度兼容。
我们先看看它的基本组成。一条eDP链路，主要包含这几部分：
- 主链路（Main Link）： 由1到4对差分信号线（Lane）组成，负责传输视频数据。每对Lane都是高速串行通道，速率从1.62Gbps到8.1Gbps不等。
- 辅助通道（AUX CH）： 一对差分线，跑双向半双工通信。链路训练、EDID读取、DPCD寄存器访问，全走这条通道。它速率不高，大约1Mbps，但协议很复杂。
- 热插拔检测（HPD）： 一根单端信号线。Source（显卡或SoC）靠它判断Sink（面板）是否在线、是否准备好接收数据。
这里有个容易搞混的地方： eDP接口里没有单独的时钟差分对。时钟是嵌在数据流里的，靠CDR电路从数据里恢复出来。这就意味着测试时不能像测LVDS那样直接抓时钟沿，你得测数据眼图和抖动。
1.2 主链路到底怎么工作的？
主链路是eDP的数据主干道。每对Lane都在传串行数据，Source端先把并行的像素数据串行化，然后通过一对差分线发出去。Sink端收到后再并回去。
你可能要问：“数据率那么高，Source和Sink怎么对齐？” 这就是链路训练的活儿了。
链路训练是一套握手协议。刚开始Source会发一串训练序列，Sink用AUX通道告诉Source：“你这信号质量行不行”、“时钟恢复稳不稳”。如果不行，Source就调整预加重、电压摆幅，或者干脆降速重来。
| 参数项 | eDP v1.3 | eDP v1.4b |
|---|---|---|
| 最大数据速率每Lane | 5.4 Gbps | 8.1 Gbps |
| 最大Lane数 | 4 | 4 |
| 最高分辨率示例 | 2560x1600 @60Hz | 7680x4320 @60Hz |
| 链路训练模式 | CR (Clock Recovery) + EQ (Equalization) | CR + EQ + 辅助训练 |
记得有一次，我帮客户分析一块面板点不亮的根因。前面查了电源、查了配置，都没问题。最后示波器抓到AUX通道上的训练握手消息，发现Sink在EQ阶段一直报“电平未锁定”。花了整整半天才发现是面板端的终端匹配电阻虚焊了。嗯，链路训练失败这种问题，量产测试里特别常见。
1.3 辅助通道就是eDP的神经
如果说主链路是eDP的肌肉，那AUX通道就是神经。所有控制类信息都从这儿走。
AUX CH跑的是曼彻斯特编码，双向半双工。Source发一个请求，Sink回一个应答。一个典型的AUX事务长度不超过16个字节，效率不高，但足够用。
量产测试中，AUX通道的验证非常关键。如果AUX通信不稳定，你可能连面板的EDID都读不出来，更别说点亮屏了。
我的经验是： 量产测试时，首先要保证AUX通道能正常读写DPCD寄存器。尤其要关注AUX的“同步检测”阶段——如果AUX无法建立同步，那整个链路都建不起来。测试脚本里一定要包含AUX读写校验，每个面板至少做一次成功回读。
1.4 为什么量产测试非做不可？
你可能觉得：“我设计仿真都过了，板子打样也亮了，怎么量产还有这么多坑？”
我告诉你，实验室里点亮一块面板，跟产线上一天测试几千片，完全是两码事。
量产测试面对的是器件离散性。同一批晶圆出来的芯片，电气特性可能有±15%的偏差。PCB板材的介电常数、焊接工艺的精度、连接器的插拔损耗……这些在实验室里可以精挑细选，在产线上就是概率问题。
具体到eDP的时序参数，量产测试必须盯着这几项：
- AUX通道时序： 信号摆幅、位定时、同步丢失延迟。AUX一旦超时，整条链路就断。
- 链路训练参数： 从CR到EQ的每个阶段，Sink反馈的“锁定”与“未锁定”信号，必须在规定时间内完成。
- 电源时序： eDP要求VDD、HPD、AUX、主链路按严格顺序上电。错一步，面板就黑。
我曾经踩过一个坑： 一款量产产品，前期在小批量试产时什么问题都没有。一旦量拉到日产能3000片，突然出现约2%的不良率，表现为开机闪一下屏就黑了。后来在产线上用示波器抓时序才发现——AUX通道在Sink准备好发出HPD中断之前，Source就开始做AUX事务了。这个时间差只有200μs，但芯片离散性导致了部分面板的HPD响应慢了这200μs。
从那以后，我坚持把所有eDP时序参数都纳入ATE（自动测试设备）的测试项，不依赖人工抽检。
1.5 eDP量产测试的整体逻辑
下面这张图，是我这些年总结出来的量产测试知识框架。你顺着这个思路往下学，后面各章的内容就全串起来了。
这张框架图从上到下，刚好对应了后续课程的组织逻辑。我们从最基础的接口结构讲起，拆解主链路、辅助通道、HPD和电源时序的关键参数，最后汇聚到量产ATE上的具体测试方案。没有一步是多余的。
1.6 本章小结：打好基础再上路
这一章我们没有上来就写代码、调设备，而是先聊清楚eDP到底是什么，量产测试又为什么必须关注时序。
我个人是这么看的：做eDP量产，不懂协议细节，那就只能盲测。盲测很可能漏掉真正的失效模式——比如AUCH上那个200μs的时序漂移，在实验室里永远复现不了。只有把协议吃透，把时序参数逐个梳理成可量化的测试项，才能做好产线覆盖。
- eDP的核心特点： 嵌入时钟、多Lane高速差分、AUX辅助控制。
- 量产测试的难点： 器件离散性、链路训练可靠性、电源与AUX的时序窗口。
- 测试策略的关键： 把每个时序参数变成ATE上的检查点，不给不良品流出机会。