3. 屏蔽效能(SE)概念及计算归纳总结
好，咱们进入第三章。屏蔽效能，也就是SE，这词儿做EMC的没人不知道。但说实话，真正把它算对、用对的人，我觉得不多。
我个人习惯把SE看作一道墙。这道墙能挡住多少“噪音”，就是它的屏蔽效能。单位是dB，和咱们平时说的增益、衰减一个路数。
3.1 屏蔽效能的定义
简单说，SE就是没屏蔽时的场强，和加屏蔽之后的场强，做个比值，再取对数。
SE (dB) = 20 × log₁₀ (E₀ / E₁) —— 电场屏蔽
SE (dB) = 20 × log₁₀ (H₀ / H₁) —— 磁场屏蔽
这里E₀和H₀是没加屏蔽时的场强，E₁和H₁是加了屏蔽之后的。你想想看，SE值越大，说明屏蔽效果越好。60dB以上算不错的，100dB以上就比较理想了。
我的小习惯：做方案时，我通常先定一个目标SE值。比如产品要过Class B辐射，我会倒推需要多少dB的屏蔽量。这样设计起来，心里有底。
3.2 屏蔽效能的三大机制
屏蔽为啥能起作用？说白了，靠三件事：吸收损耗、反射损耗，还有多重反射修正。我来逐个说说。
3.2.1 吸收损耗 (Absorption Loss, A)
吸收损耗，就是电磁波穿过屏蔽材料时，能量被转化成热量消耗掉了。
计算公式也不复杂：
A (dB) = 1.31 × t × √(f × μᵣ × σᵣ)这里t是材料厚度（mm），f是频率（MHz），μᵣ是相对磁导率，σᵣ是相对电导率。
一眼就能看出来：频率越高，材料越厚，磁导率电导率越高，吸收损耗就越大。我在项目中遇到过，有人用很薄的铜箔去屏蔽低频磁场，结果效果很差。为什么呢？因为低频时吸收损耗太小了，基本靠反射在撑着。你想想看，铜箔那么薄，低频磁场穿过去就穿过去了。
注意：屏蔽低频磁场，靠的是高磁导率材料（比如坡莫合金、硅钢片），不是靠铜铝这种良导体。良导体对高频电场效果好，但对低频磁场，基本没辙。
3.2.2 反射损耗 (Reflection Loss, R)
反射损耗，是电磁波遇到屏蔽体表面时，因为阻抗不匹配，被弹回去的那部分能量。
反射损耗和场类型、距离、频率都有关系。拿远处（远场）的平面波来说：
R (dB) = 168 - 10 × log₁₀ (f × μᵣ / σᵣ)近场的情况就复杂一些。电场和磁场的反射损耗公式不太一样。我这里列个表，大家对比着看：
| 场类型 | 反射损耗 R (dB) | 特点 |
|---|---|---|
| 远场（平面波） | 168 - 10·log₁₀(f·μᵣ/σᵣ) | 和距离无关 |
| 近场电场（高阻抗） | 321.8 - 20·log₁₀(f·r·μᵣ/σᵣ) | 高频反射强，近距离也强 |
| 近场磁场（低阻抗） | 14.6 - 10·log₁₀(f·r²·σᵣ/μᵣ) | 低频和近距离时反射弱 |
为什么低频磁场难屏蔽？你看看近场磁场的反射公式就知道了。频率f小，距离r也小，分母大分子小，算出来的R值很低。反射损耗不行，吸收损耗也扛不住，整体SE就上不去。
3.2.3 多重反射修正 (Multiple Reflection Correction Factor, B)
这个知识点，说实话，很多人忽略了。当屏蔽层比较薄的时候，电磁波会在材料内部来回反弹，来回一次就多一次衰减机会。但如果材料足够厚（通常大于一个趋肤深度），这多重反射就可以忽略。
重点：当t > δ（趋肤深度）时，B ≈ 0 dB，不用修正。
修正因子B的公式比较繁琐：
B (dB) = 20 × log₁₀ |1 - exp(-2t/δ)|δ是趋肤深度，单位mm。当t远小于δ时，B是负值，说明多重反射会降低总的屏蔽效能。这一点我在做薄层导电涂层屏蔽时，吃过亏，一开始加了涂层SE怎么也上不去，后来发现是多层反射抵消效应在作怪。
3.3 总屏蔽效能的计算
把上面三个加起来，就是总SE：
SE (dB) = A + R + B注意，B通常是负数（需要反射近似的时候），所以实际SE可能小于A+R。有些教程里直接写SE = A + R，那是默认B≈0的条件下才用的。
来，写一个简单的计算示例。
场景：铜板屏蔽，厚度0.5mm，频率100MHz。
参数：铜的相对电导率σᵣ = 1，相对磁导率μᵣ = 1。
先算趋肤深度δ：
δ (mm) = 66 / √(f × μᵣ × σᵣ)
= 66 / √(100 × 1 × 1)
= 6.6 mm
吸收损耗A：
A = 1.31 × t × √(f × μᵣ × σᵣ)
= 1.31 × 0.5 × √(100)
= 1.31 × 0.5 × 10
= 6.55 dB
反射损耗R（远场情况）：
R = 168 - 10 × log₁₀(100 × 1 / 1)
= 168 - 20
= 148 dB
多重反射修正B（因为t < δ，需要算B）：
B = 20 × log₁₀ |1 - exp(-2 × 0.5 / 6.6)|
= 20 × log₁₀ |1 - exp(-0.1515)|
≈ 20 × log₁₀(0.14)
≈ -17.1 dB
总SE = 6.55 + 148 - 17.1 = 137.45 dB你看，反射损耗占了主导。但这是100MHz，要是降到1kHz呢？反射损耗会低很多，吸收损耗也基本为零，屏蔽效能会大幅下降。所以我说，低频磁场从来都是屏蔽设计的硬骨头。
个人经验：我早期做屏蔽设计时，总喜欢追高SE值，觉得越大越好。后来发现，80dB和100dB的实际效果，在工程中差别没那么大，但成本翻倍。现在我的习惯是：够用就行，留个10-15dB余量，不要盲目追求极限。
3.4 屏蔽效能的核心逻辑
说了这么多，我把SE的核心逻辑画成了一张图，方便你记。
这张图，你多看两遍。从SE出发，分支出A、R、B三大块，每块下面又各自关联着材料参数、频率、场类型等核心变量。做屏蔽设计时，对着这张图去选材、去算厚度，思路不会乱。
3.5 避坑指南
我做了十几年EMC，有些坑掉进去过，也看别人掉进去过。这里列几个，你记一下。
- 别只看SE数字。 我曾经有个项目，屏蔽箱算出来SE有100dB，装上去测只有60dB。为什么呢？问题出在缝隙和孔洞上。再好的材料，开了口子、有了缝，SE立马打折。SE的理论计算永远假设是连续、无孔的壳体。
- 近场远场分不清。 有些人拿远场公式去算近场屏蔽，结果SE差好几十dB。记住一个简单判断：距离r小于λ/2π就是近场，大于就是远场。低频时近场范围很大，别搞混。
- 忽视多重反射修正。 尤其是做导电涂层、导电布、薄金属膜的时候。我见过有人用20μm的镀铜层去屏蔽1MHz的电场，连多重反射修正都不算，结果实测SE只有理论值的一半。嗯，这个问题我也碰到过。
警告：理论SE算出来很高，不代表实际就能达到。你做的样机、开的孔、用的连接器、装机的接缝，所有这些都会吃掉你的屏蔽裕量。理论SE至少在账面上留出20dB的余量，否则生产阶段一旦遇上批次差异，EMC测试很可能翻车。
这一章的SE概念和计算，我就讲到这里。说白了，SE不难算，难的是理解背后物理机制，以及在实际工程中怎么用、怎么避开那些常见的坑。记住了这三点，后面章节讲到具体材料和结构时，你就能更好地判断，什么样的屏蔽方案最好用。