电磁兼容性(EMC)设计基础

做EMI整改这些年，我越来越觉得，最值钱的本事不是会看频谱仪，而是在设计阶段就把EMC的坑给填平。你想想看，等产品打样出来了，再去拿铜箔、磁环、共模电感一个个试，那叫亡羊补牢。真正的高手，应该在一开始就把电磁兼容性设计进去。

说白了，EMC就是两个事：一是你设备产生的电磁干扰不能超过限值（EMI），二是你设备在外界电磁环境下不能趴窝（EMS）。咱们这门课主要讲EMI，因为FRL训练通过率低，十有八九是辐射发射压不下去。

1.1 三大要素：源、路径、受害者

任何EMI问题，都逃不出这个三角模型。我习惯把它叫做“抓奸三角”——找出谁在搞事、怎么搞的、谁被搞了。

• 干扰源：通常是高频开关器件、时钟线、PWM信号、DCDC转换器。我在项目中遇到过一颗24MHz的晶振，它脚底下没铺地平面，结果辐射超标了8dB。
• 耦合路径：分传导和辐射两种。传导就是沿着电源线、信号线走；辐射就是通过空间电场或磁场耦合。你想想看，一根没处理好的排线，就是一个天线。
• 受害者：可能是设备内部的敏感电路，也可能是隔壁的仪器。但对我们来说，“受害者”就是FRL接收机——它收到不该收的，就判断你没通过。

1.2 时域与频域——你得学会两双眼睛看

刚入行时，我只盯着示波器看波形。后来发现，时域里一个干净得不得了的方波，频域里可能全是谐波。为什么会这样？因为方波是有上升沿的，上升沿越陡，高频能量越丰富。

咱们做EMI整改，主要用频域视角。FRL测试的限值线一般从30MHz到1GHz，你扫一下频谱，峰值在哪，一目了然。我用的是近场探头加频谱仪的组合——先粗扫找热点，再细扫锁定频率。

分析维度	工具	能看出什么	整改指导
时域	示波器（高带宽）	过冲、振铃、边沿斜率	增加缓启动、匹配电阻
频域	频谱仪 + 近场探头	谐波峰值、宽带噪声、窄带骚扰	添加滤波、屏蔽、改变频率

1.3 差模与共模——两个截然不同的敌人

很多人搞不清差模和共模，整改起来就乱贴磁珠。我简单说：差模是信号本身的电流回路，共模是寄生的“天线电流”。

• 差模干扰：电流从源出去，经负载回到源。环路面积越大，辐射越强。整改手段：减小环路面积、加差模电感、增大走线间距。
• 共模干扰：电流通过寄生电容或地回路，从设备流入参考地。这是EMI整改里最头疼的。我曾经为一款FRL设备，换了三种共模扼流圈才把30~100MHz的底噪压下去。

1.4 产品级EMC设计的黄金法则

我带项目的时候，会强制团队在原理图和PCB布局阶段就过一遍下面的检查表。共6条，少一条后面就得多花一周。

1. 合理分层：四层板以上，电源和地层相邻，提供低阻抗回路。
2. 关键信号包地：时钟、复位、高速数据线，左右两边加地线，顶部底部也铺地。
3. 滤波就在端口处：所有I/O口、电源入口，预留π型滤波位置，哪怕现在不装。
4. 晶振离芯片近：走线不超过10mm，底下挖空地层只留回流参考。
5. 连接器屏蔽：外壳接地，金属外壳与PCB地通过导电泡棉导通。
6. 别忘了散热器：散热器悬空时可能成为天线，要接地。我见过一次因为散热器没接地，导致300MHz辐射超标6dB。

1.5 快速定位EMI热点的实操流程

下面这个流程，是我自己整理出来的，用在每一次FRL测试前。照着走，能省下至少三次返测。

步骤	操作	预期结果
1	用预扫探头扫描整板，记录所有超标频点	得到频点清单
2	对比时钟谐波计算值，匹配干扰源	锁定嫌疑器件
3	断开嫌疑器件的电源（如可暂拆），观察频谱变化	确认干扰源
4	用近场探头沿走线找辐射最强点	找到耦合路径
5	尝试加磁环、铜箔、调整走线，验证改善量	确认整改方案
6	将整改措施固化到BOM和Layout中	产品化落地

嗯，这一章的基础就这些。你先把源、路径、受害者这个框架刻在脑子里，后面几章咱们逐个击破。