差分信号：SATA高速传输的物理基石
好，我们接着聊SATA协议的物理层。上一章我们讲了串行传输的基本概念，今天重点说说差分信号。这玩意儿是SATA能够跑在6Gbps甚至更高速度的根本原因。我个人觉得，不理解差分信号，你就不算真正入门高速串行总线。
为什么非得用差分？单端信号不行吗？嗯，我曾经也这么想过。但实际项目一做就明白了——在高速场景下，单端信号就是个灾难。
什么是差分信号
说白了，差分信号就是用两条线来传一个信号。一条叫D+，一条叫D-。发送端送出去的信号，两条线上幅度一样，但极性完全相反。
- D+：正向信号，电压从低到高变化时表示逻辑“1”
- D-：反向信号，电压从高到低变化时表示逻辑“1”
- 差分电压 Vdiff：D+ 减去 D- 的电压值
接收端不看单根线的电压，只看两根线的差值。这样一来，共模噪声就被干掉了。
小经验：我习惯把差分信号想象成“跷跷板”。一端上去，另一端就下来。外面的干扰只是同时把跷跷板两边一起抬起来，差值基本不变。
共模噪声抑制原理
为什么会这样？你得想想看，外部电磁干扰通常同时作用在两条线上，这叫共模干扰。既然D+和D-上叠加了同样的噪声，那做减法的时候噪声自然抵消了。
我在项目中遇到过最典型的问题：一块SATA扩展卡在强电磁环境下老是丢包。查了半天，发现是PCB走线不对称，导致D+和D-受到的干扰不一样。你想想看，两条线抗干扰能力不一致，差值就会出现偏差。这就是差分设计的命门——对称性。
| 参数 | 单端信号 | 差分信号 |
|---|---|---|
| 信号线数量 | 1 | 2（D+ / D-） |
| 抗共模噪声 | 差 | 优（依靠差分减法） |
| EMI辐射 | 高 | 低（磁场互相抵消） |
| 信号摆幅 | 大（通常3.3V/5V） | 小（SATA约400~600mV） |
| 功耗 | 相对高 | 相对低 |
从表格里能明显看出来，差分信号在高速场景下有压倒性优势。特别是低摆幅，意味着上升沿更快，能跑到更高频率。
SATA PHY层的电气特性要求
SATA的物理层对电气参数有一整套严格规定。我记得到一家硬盘厂做认证的时候，对方拿着示波器一帧一帧地量，差一点都不行。
避坑指南：我曾经在调试一款SATA桥接芯片时，发现链路上升时间偏慢，导致信号眼图睁不开。查了三天，最后发现输出驱动器的电流设置小了，导致摆幅不够。记住：差分摆幅、上升时间、共模电压三个参数必须同时满足规格书要求。
关键电气参数
- 差分输出电压 Vdiff：Gen1/Gen2/Gen3 典型值在400~600mV之间
- 上升/下降时间：通常要求在50~150ps范围内
- 共模电压 Vcm：稳定在0V附近，允许偏差±50mV
- 差分阻抗：100Ω ±15%（这是最关键的——匹配做不好，反射全回来了）
- 抖动要求：总抖动通常要求小于0.35 UI
端接匹配与阻抗控制
差分信号对阻抗匹配极其敏感。你想想看，信号在PCB上跑，沿途阻抗如果不连续，就会发生反射。反射回来的信号叠加到原始信号上，波形就乱套了。
SATA要求差分阻抗控制在100Ω左右。我个人的做法是：
- 先算好PCB叠层结构，选择合适的线宽和间距
- 用仿真工具跑一遍特征阻抗
- 打样回来再用TDR实测验证
嗯，这一步省不了。TDR（时域反射计）能看到整条走线每个点的阻抗变化，哪里有问题一目了然。
核心要点：SATA差分走线必须注意——
等长：D+和D-走线长度差尽量控制在5mil以内
等距：两条线间距要保持一致，确保差分阻抗稳定
避孔：过孔会造成阻抗突变，尽量少用过孔
差分信号的直流耦合与交流耦合
SATA用的是交流耦合。收发器之间串一个电容，把直流分量隔掉。这样做的好处是：
- 发送端和接收端可以有不同的共模电压，不用强制对齐
- 有效阻断低频噪声和直流偏置漂移
但是！交流耦合也带来一个问题——连续的直流平衡信号会引起基线漂移。SATA用8b/10b编码来解决，保证信号中“0”和“1”的数量大致相等。这里不展开，后面有专门章节讲编码。
知识体系总览
我把这一章的核心逻辑整理成了一张图，方便你们建立整体认知。差分信号不是孤立的，它牵涉到电气特性、匹配、耦合、噪声抑制，最后全部落在物理层的实现上。
这张图你看明白了吗？从差分信号定义出发，辐射到三个核心优势，再收敛到具体的电气特性和匹配要求。最后用交流耦合和8b/10b编码收尾。所有东西是环环相扣的。
又一个小警告：千万别以为差分信号万无一失。不对称走线、阻抗不连续、耦合电容选型错误，随便一个都能让你的信号眼图闭上。我在产线上遇到过一批板子，因为电容ESR偏大导致高频衰减严重，最后全部返工。记住理论，也得尊重实践。
好了，这一章就讲到这儿。差分信号的原理和电气要求，你们应该已经心里有数了。后面我们会深入SATA具体的链路层和数据编码，你会发现今天讲的东西在那里会反复用到。