传输线理论与特性阻抗
很多人一上来就急着学TDR，但TDR测的是什么？说白了，测的就是传输线上阻抗随位置的变化。绕不开的根本概念，就是传输线理论本身。我不止一次看到有人拿万用表去量PCB走线的“电阻”，然后问我为什么跟仿真对不上——嗯，这里要注意，直流电阻跟特性阻抗压根不是一回事。
为什么传输线是信号完整性的基石
电信号在导线里跑，可不是水流在管子里那样均匀推进。信号的速度极快，波长跟走线尺寸可比的时候，电压和电流沿着走线不再处处相等。这时候你必须把走线当作一条分布参数的传输线来看。
我个人的习惯是，先问一个问题：你这根走线的长度，是不是大于信号上升沿对应电气长度的1/6？如果是，传输线效应就不能忽略。简单算一下：FR4上信号速度大约15cm/ns，上升沿1ns的话，电气长度15cm，1/6就是2.5cm。超过2.5cm的走线，就得按传输线处理。很多新手栽就栽在这个门槛上。
传输线的基本模型中，每一小段Δz都包含四个元件：
- R —— 单位长度串联电阻
- L —— 单位长度串联电感
- G —— 单位长度并联电导（漏电）
- C —— 单位长度并联电容
你看，它不是集总元件，而是沿着走线均匀分布的。我曾经在验收一款高速背板时，发现远端串扰超标，最后定位就是背板走线间距不对，导致单位长度电容突变——那批板子差点报废，从此我对分布参数的敏感性记忆深刻。
特性阻抗到底是个什么概念
你想想看，信号沿着走线传播的时候，每到一个点，它都会“看到”一个瞬间的阻抗。这个阻抗不是直流电阻，而是电压波与电流波的比值。用公式写出来就是：
Z₀ = √[(R + jωL) / (G + jωC)]
在高频条件下——比如几百MHz以上——R和G的作用小到可以忽略，公式就简化为：
Z₀ ≈ √(L / C)
这就清晰多了。特性阻抗本质上由走线的单位长度电感 L 和单位长度电容 C 决定。你改变线宽、介质厚度、介电常数，都会改变这两个参数。
我遇到过一个案例：某项目为了省面积，把差分对间距缩得很小，结果测出来阻抗偏低。一查，单位长度电容增大了，L反而没怎么变，Z₀自然就往下掉。那段时间我天天盯着阻抗TDR波形，眼睛都快花了。
影响特性阻抗的关键因素
下面这张表总结了我这些年用得最多的经验参数。记住，它不是的，但方向正确：
| 变量 | 变化方向 | 对 L 的影响 | 对 C 的影响 | 对 Z₀ 的影响 |
|---|---|---|---|---|
| 线宽 W ↑ | 变宽 | ↓ 略减 | ↑ 显著增加 | ↓ 降低 |
| 介质厚度 H ↑ | 变厚 | ↑ 增加 | ↓ 减小 | ↑ 升高 |
| 介电常数 εr ↑ | 变大 | 几乎不变 | ↑ 增加 | ↓ 降低 |
| 铜厚 T ↑ | 变厚 | ↓ 略减 | ↑ 略增 | ↓ 微弱降低 |
你看，最敏感的两个变量是线宽和介质厚度。我个人习惯在PCB设计初期，先用2D场求解器把层叠结构定下来，再利用阻抗计算工具快速扫一遍参数。
小贴士：实际生产中，介质厚度和介电常数都会有公差。比如FR4的εr在4.2~4.6之间波动。我曾经遇到过一批板材介电常数偏大5%，特性阻抗直接掉了4Ω。所以设计时最好留出±10%的裕量，别卡在50Ω上寸步不让。
特性阻抗的连续与不连续
到这里你已经知道什么是特性阻抗了。但阻抗连续是什么意思？说白了，就是走线上每一点的Z₀都相等。只要有一段走线的L/C比值跟别处不一样，阻抗就会突变。信号走到那里，一部分能量就会反射回来——这，就是阻抗不连续。
你想想看，如果一根50Ω的走线中间突然变细了，那一段的L变化不大，但C明显下降了，根据Z₀≈√(L/C)，C下降导致Z₀升高。信号遇到一个高阻抗点，会有正反射，TDR波形上出现一个向上的台阶。反过来，如果走线变宽或者过孔焊盘过大，Z₀降低，波形就向下跳。
避坑指南：千万别以为只有走线宽度变化才会产生不连续。过孔、连接器、焊盘、转角，甚至走线经过不同参考平面层都会导致阻抗突变。我曾经踩过最疼的一次坑：微带线跨过了一条挖空的缝隙，参考层断了，结果那个点阻抗飙升到80Ω以上，整个链路眼图完全塌掉。检查TDR波形，一目了然。
理解了特性阻抗和它的影响因素，下一步我们就能用TDR来定位这些不连续点了。说白了，TDR就是给整条链路照X光，哪里阻抗变了，一眼就看出来。