1. 阻抗控制基础：特性阻抗、差分阻抗与匹配的重要性

各位工程师朋友，咱们今天聊阻抗控制。说实话，我早年刚入行时，觉得这东西挺玄乎的——不就是一根走线吗？能有多大学问？直到第一次调试一块高速SerDes接口板，眼图完全睁不开，波形惨不忍睹。查了三天，最后发现就是走线阻抗控制没做好。

从那以后，我再也不敢小看“阻抗”这两个字了。

1.1 特性阻抗

咱们先说说什么是特性阻抗。你想想看，信号在PCB走线上传播时，它并不知道前面是开路、短路，还是连着一个芯片。它走一步，要看一步。这种“边走边看”的特性，就需要一个参数来描述——这就是特性阻抗。

从定义上讲，特性阻抗是信号在传输线上传播时，电压与电流的比值。单位是欧姆，符号是Z₀。

这里有个坑，我曾在项目里吃过亏。有些同事会误以为特性阻抗和直流电阻是一回事。其实完全不是！直流电阻是实打实的电阻，而特性阻抗描述的是高频信号看到的瞬时阻抗。对于高频信号来说，走线的电感、电容、介质损耗，都比直流电阻重要得多。

影响特性阻抗的关键参数

• 线宽（W）：线越宽，阻抗越低。但要注意，线宽太宽会占用布线空间。
• 介质厚度（H）：信号层到参考层的距离。H越大，阻抗越高。
• 介电常数（εr）：板材的介电常数越高，信号速度越慢，阻抗越低。
• 铜厚（T）：铜越厚，阻抗略低。但影响相对较小。

1.2 差分阻抗

说完单端特性阻抗，咱们聊聊差分阻抗。差分信号是现代高速设计中的主角——USB、HDMI、PCIe、以太网，清一色都用差分对。

差分阻抗，指的是差分对中两条走线之间的阻抗。常见的差分阻抗值有100Ω（如USB、HDMI）和90Ω（如PCIe）。

其实差分阻抗和单端特性阻抗有关系。简单来说，如果一对差分线完全耦合，它们的差分阻抗大约是单端阻抗的两倍。具体公式是：

Z_diff = 2 × Z₀ × (1 - k)
其中k是耦合系数

我记得有一次做DDR3设计，项目要求差分对控制100Ω。我按经验算了线宽线距，结果打样回来测出来只有95Ω。查了半天，发现是线间距做得太近了，导致耦合过强，差分阻抗被拉低了。

差分阻抗设计和普通单端走线有三个核心区别

1. 线间距重要：间距越近，耦合越强，差分阻抗越低。
2. 等长要求：差分对内两条线长度差必须控制在小范围内，否则共模噪声会飙升。
3. 参考层连续：差分对下方参考层必须完整，不能有跨分割的情况。

1.3 阻抗匹配的重要性

讲完了定义和概念，咱们聊聊为什么阻抗匹配这么重要。

信号在传输线上传播，从源端到负载端。如果源端阻抗、传输线特性阻抗、负载阻抗三者相等，信号就能畅通无阻地传过去。如果不等，就会发生反射。

反射系数 Γ = (Z_L - Z₀) / (Z_L + Z₀)
其中，Z_L是负载阻抗，Z₀是传输线特性阻抗

简单说，反射系数为0，完美匹配；反射系数为±1，完全反射。你想想看，如果信号被反射回去，再反射回来，波形就会叠加出过冲、振铃、台阶——这些都是信号完整性的杀手。

我用一个实际的案例来说明。之前做一个DDR4项目，地址线阻抗本来要求40Ω，结果工厂说能控制在35~45Ω。我没在意，觉得在范围内就行。但上板后，地址信号的眼图明显有台阶，导致读写不稳定。后来把阻抗控制在40Ω±5%，问题才消失。

阻抗不匹配的后果

问题	表现	后果
过冲	电压超过额定值	芯片可能被击穿
振铃	波形来回振荡	信号误判断
台阶	信号变缓、有平台	时序裕量不足
EMI增强	辐射增加	无法通过认证

你可能要问，为什么我非得关心这些？在低速时代（几十MHz以下），走线很短，反射回来的信号还没到源端，信号已经变化了，所以匹配不那么重要。但在GHz时代，信号上升沿只有几百皮秒，走线上哪怕0.5英寸的不匹配，都会产生明显反射。说白了，频率上去了，波长变短了，这点长度就不再是“小尺寸”了。

1.4 知识体系图

把今天讲的内容做一个梳理。下面这张图把特性阻抗、差分阻抗、阻抗匹配的核心逻辑串起来了：

1.5 实战小结

• 特性阻抗：记住它是瞬时阻抗，不是直流电阻。用√(L/C)来理解。
• 差分阻抗：差分对的核心是奇模传输，关键在于线间距和等长。100Ω、90Ω是主流目标。
• 阻抗匹配：这是信号完整性的第一道防线。不匹配，后面用再好的芯片也白搭。