插入损耗概念及其在射频系统中的作用
插入损耗(Insertion Loss,简称 IL),说白点就是信号穿过一个器件后,功率被“吃掉”了多少。你想想看,一根电缆、一个滤波器、一个功分器,只要信号经过,输出总要比输入小一点。这个小一点的分贝数,就是插入损耗。
我自己刚开始做射频的时候,总觉得 1dB 的插损没多大影响。直到有一次调试一个 LNA 接收链路,滤波器插损 1.5dB,线缆插损 0.8dB,接头又有 0.2dB,加起来好几 dB。结果系统灵敏度怎么也到不了指标。从那以后,我对插损就特别上心。
插入损耗在射频系统中几乎是绕不开的核心参数。下面我们把它掰开了讲。
3.1 插入损耗的定义与公式
插入损耗一般用 dB 表示,定义为:IL (dB) = -10 log10(Pout / Pin)。如果器件是无源的,Pout 肯定小于 Pin,所以算出来的 IL 是正数。比如,输入功率 10 mW,输出 5 mW,IL = -10 log(0.5) ≈ 3 dB。
这里有个容易犯晕的地方:损耗和衰减其实是同一个意思。有些教材把 IL 写作负数(比如 -3 dB),但我们做工程的习惯都写正数。你看到数据手册上写着 “Insertion Loss: 0.5 dB”,那就是信号功率少了 0.5 dB。
IL (dB) = -10 log10(|S21|2)
因为在 S 参数里,|S21|2 就是传输功率与输入功率之比。直接读 S21 的幅度,再取对数也能得到插损。
3.2 插入损耗的组成来源
一个射频器件里的插损,不是凭空产生的。根据我的经验,可以分成四类。我直接列个表,你们看起来更清楚。
| 损耗类型 | 根本原因 | 频率特性 | 典型值举例 |
|---|---|---|---|
| 导体损耗 | 金属导体的趋肤效应和有限电导率 | 随频率升高而增大(√f 关系) | 微带线在 10 GHz 时约 0.1 dB/cm |
| 介质损耗 | 介质材料的极化损耗、漏电流 | 与频率成线性,取决于损耗角正切 tanδ | FR4 在 1GHz 时 tanδ≈0.02,损耗较大 |
| 辐射损耗 | 不连续性导致的电磁辐射 | 高频时更明显,尤其在开路线、拐角处 | 直角微带线拐角可产生 0.3~0.5 dB 额外损耗 |
| 失配损耗 | 端口阻抗不匹配带来多次反射,部分功率被反射 | 与 S11、S22 强相关 | VSWR=2.0 时失配损耗约 0.5 dB |
3.3 插入损耗对系统的影响
插入损耗在射频系统里,就像一根水管里的水垢——每多一段,水流就小一点。最终体现在三个方面:
- 链路预算:每级器件的 IL 都要扣掉。你设计发射链路时,PA 输出 30 dBm,经过一个 1 dB 插损的滤波器,到天线端口就只有 29 dBm 了。
- 噪声系数:对接收链路来说,前级的插损会直接恶化噪声系数。根据级联噪声公式,NF = NF1 + (NF2-1)/G1 + … 如果第一级是无源损耗(比如天线到 LNA 的电缆),它的 NF 就等于 IL (dB)。所以电缆长 1 米、IL = 1 dB,系统的 NF 就至少高了 1 dB。
- 动态范围:插损抬高了噪声基底,同时限制了最大输出功率,系统的无杂散动态范围(SFDR)会被压缩。
嗯,这里要特别提醒:我见过有不少朋友只关注放大器的增益,却忽略前面线缆的插损。曾经有个项目,接收机灵敏度差,我让他们换低插损的稳相电缆,灵敏度直接提升了 1.5 dB。很多时候,省下来的插损就是白送的 SNR。
3.4 如何测量插入损耗
最直接的方法是用矢量网络分析仪(VNA),测 S21。设置好频率范围、功率(一般 -10~0 dBm),做好直通校准(Thru 或 Through),然后接上 DUT(被测器件),VNA 直接显示 IL vs 频率曲线。
如果手头只有频谱仪和信号源,也可以用替代法:信号源输出固定功率,频谱仪分别测通和不通 DUT 时的功率,差值就是 IL。但要注意,这种方法没考虑阻抗失配的影响,精度差一些。
3.5 插入损耗与 S21 的关系
简单一句话:IL ≈ -|S21| (dB)。但严格来说,只有当端口匹配良好时(S11、S22 都很小),这样近似才准确。如果失配大,真实传输功率会比 |S21| 平方算出来的略小,因为部分功率在端口间来回反射最后被耗散掉了。该修正公式是:
ILreal = -10 log10( |S21|2 / (1 - |S11|2)(1 - |S22|2) ) … 这个太理论了,实际工程里除非 VSWR > 2.5,一般直接用 S21 读插损也够用。
我用一个 SVG 图把上面的链路影响画出来,这样更直观。
3.6 实战避坑指南
做射频好几年,我在插损上栽过的跟头还真不少。简单列几条,你们当个参考:
- 接头的损耗容易被忽略。 一个 SMA 接头在 6 GHz 以上可能有 0.1~0.2 dB 损耗。如果链路里串了五六个接头,加起来就很可观了。我曾经拆过一个调测板,发现同样的电路比仿真差了 1.5 dB,最终发现是接头型号混用了,一个劣质接头贡献了 0.8 dB。
- 温度对插损有影响。 尤其是介质损耗,温度升高 tanδ 会变大。在 -40°C 到 +85°C 测试时,有些滤波器插损会漂 0.3 dB 以上。这个在设计时要留余量。
- 测量时别忘了去嵌。 用 VNA 直通校准只能消掉测试线缆本身的插损,但如果你用转接头连接 DUT,且转接头没有在校准件里包含,那就会多测出转接头的 IL。我一般会用 SOLT 校准后在端口直接焊接或者用 LRL 去嵌。
好了,关于插入损耗的概念和在系统中的作用,我们就聊到这里。记住一点:插损是射频的“隐形税”,每过一级,付一次税。设计时认真核算链路预算,测量时做好校准和去嵌,你就能避免很多坑。