一、抖动基本概念与分类
1.1 什么是抖动？
做信号完整性的工程师，打交道最多的三个字就是“抖动”。但真要给新同事讲清楚什么是抖动，我发现很多人会绕晕。说白了，抖动就是数字信号在跳变的时候，偏离了它该出现的时间点。
理想情况下，时钟信号的上升沿应该每10ns准时到来。但真实世界里，它总会早一点或晚一点。那个时间偏差，就是抖动。
核心定义：抖动 = 信号边沿相对于理想位置的短期偏移量
我年轻时做过一个PCIe Gen3项目，板上8Gbps信号跑来跑去。刚开始以为眼图闭合是损耗问题，折腾了半天。后来一测抖动，发现RJ + DJ加起来已经超过1个UI了。嗯，那回真是交了不少学费。
1.2 抖动的分类体系
抖动不是铁板一块。按成因和数学特性，一般拆成两大阵营：确定性抖动（DJ）和随机抖动（RJ）。
| 类型 | 来源 | 概率分布 | 有无边界 |
|---|---|---|---|
| 随机抖动 (RJ) | 热噪声、闪烁噪声 | 高斯分布 | 无 |
| 确定性抖动 (DJ) | 串扰、反射、电源噪声等 | 有界、非高斯 | 有 |
你想想看，RJ是热噪声引起的，每个晶体管的载流子都在随机运动。它没有边界，尾巴拖得很长。DJ不同，它有明确的物理原因，比如隔壁线串过来的噪声，或者阻抗不匹配造成的反射。这些抖动，幅度都是有限的。
实战技巧：我们在示波器上用直方图看抖动尾巴，如果两边拖得很长、像拉丝一样，基本就是RJ在作怪。如果尾巴突然被切掉一块，那大概率是DJ占了上风。
1.3 确定性抖动的细分
DJ里面还能继续分。我个人习惯把它拆成四类：
- 周期性抖动 (PJ)：来自于开关电源的开关频率、PLL的杂散信号。你在频谱上能看到一个个尖峰。
- 数据相关抖动 (DDJ)：跟传输的数据模式有关。比如一串长“1”后跟着单脉冲，跳变边沿就容易被推偏。
- 占空比失真 (DCD)：时钟的占空比不是50/50，正负边沿的偏移不一样。
- 有界不相关抖动 (BUJ)：来自其他不相关数据通道的干扰。说白了就是串扰。
我记得有个项目，10G背板眼图总闭合。什么法都试了，PJ和RJ都不大。最后拿PRBS31跑了一遍，发现DDJ超了。问题出在TX均衡器的抽头系数没配好。那以后我再看抖动，第一件事就是先跑长PRBS看DDJ。
1.4 随机抖动与总抖动
RJ因为是高斯分布，理论上没有上限。工程上不能用“最大RJ”这种词，那没意义。一般用均方根值（RMS）来描述它。
总抖动（TJ）的做法是：把DJ的边界幅度加上若干倍RMS的RJ，再外推到一定的误码率（BER）。
经验公式：
TJ(BER) = DJ + α(RJ) × RJ其中α(RJ)跟目标BER有关。BER = 1e-12时，α ≈ 14.07。BER = 1e-15时，α ≈ 15.88。
为什么外推？因为RJ是随机的，你测10秒不出现的抖动，测1小时可能就冒出来了。所以总抖动一定要外推到你的应用所需的BER。
注意：外推的数学前提是RJ服从纯高斯分布。实际电路中低频噪声往往有1/f分量，那玩意的尾巴比高斯分布更重，外推出来的TJ会偏小。这一点很容易被忽视，我曾经就在这个坑里躺过。
1.5 抖动的时间域度量
我们用几种指标来衡量抖动：
- TIE (时间间隔误差)：每个边沿相对理想位置的偏差，是抖动测量的基础数据。
- 周期抖动 (Period Jitter)：每个时钟周期长度的变化。
- 周期间抖动 (Cycle-to-Cycle Jitter)：相邻两个周期长度之差。
- 峰峰值抖动 (Peak-to-Peak Jitter)：所有边沿偏移中的最大值和最小值的差距。
你看，TIE是最原始的。周期抖动和周期间抖动都是从TIE衍生的。它们用的地方不太一样。我做时钟树分析时，PLL锁相环的关注点是周期间抖动；做收端采样时机卡定时时，我看TIE。
1.6 本章知识图谱
把以上内容整理成一张图，方便你建立对抖动整体分类的直观认识：
一句话总结：抖动是信号时序的误差，本质上来自于噪声与电路非理想特性（RJ+DJ）。我们通过TIE等指标量化它，最后用TJ的BER外推来评估系统能否稳定工作。