1. 抖动概述：什么是抖动？
说实话，我在测试台上摸爬滚打这么多年，最让我头疼的故障现象就是抖动。它不是板子烧了那种“明枪”，也不是短路断路那种“易躲”。它更像一种慢性病，症状忽隐忽现，等你抓它的时候又消失得无影无踪。
但不管多棘手，我们总得先搞清楚它到底是什么。
1.1 从理想信号到现实抖动
我们先聊聊理想情况。数字信号就是0和1，电平在高和低之间切换。时钟信号就更简单，等间隔地跳变。一切都很规整，对吧？
但现实中，这种“规整”从来不存在。
所谓抖动，说白了，就是信号边沿的左右“颤抖”。
我在项目中遇到过一款串行收发器，设计时算的好好的，眼图至少留了40%的裕量。结果一上电，边沿就像喝醉了酒，来回晃荡。这就是典型的抖动表现。
我们给个正式定义：抖动，是数字信号在特定时刻（通常是阈值交叉时刻）与其理想位置之间的偏差。
嗯，这里要注意。这个概念跟“噪声”不一样。噪声是幅度上的干扰，而抖动是时间上的偏差。两者有联系，但不能混为一谈。
1.2 抖动的两种“性格”
我做SI（信号完整性）分析时，习惯先把抖动分成两大类。你想想看，系统里所有的时序抖动，无非就这两种性格：
核心分类：RJ（随机抖动）vs. DJ（确定性抖动）
- RJ（随机抖动）：无界、高斯分布。你没法预测它有多大，只能谈概率。
- DJ（确定性抖动）：有界、可重复。我们能找到根源，并且可以预测它的上界。
我记得刚入行那年调试一块PCIe Gen3的板子。眼图总在规范边缘徘徊，死活进不去。我就用BERT（误码率测试仪）跑了个抖动分解，发现RJ的比重其实不大，真正拖后腿的是DJ里的那个周期性抖动（PJ）。后来顺着PJ的频率一查，果然是板上某颗DC-DC的开关频率在串扰。
你看，如果没有这个分解，我可能还在盲目地换电容。
1.3 抖动的“罪魁祸首”有哪些？
搞清楚了“是什么”，我们来看看“哪里来”。
我个人习惯把抖动的成因归纳为四大类：
- 热噪声与器件噪声：晶体管里的电子热运动，这是RJ的主要来源。热噪声这东西，我常说它是“摇骰子”，你永远不知道下一次晃到多少皮秒。
- 串扰（Crosstalk）：相邻信号线之间的电磁耦合。说到串扰，我吃过的亏太多了。当年一板子4路10Gbps走线，间距以为够了，结果串扰直接让眼图闭合了30%。
- 电源完整性噪声（SSN，Simultaneous Switching Noise）：电源纹波过大，直接通过PLL（锁相环）或缓冲器调制到时钟边沿上。这是一个典型的“由静生动”的路径。
- EMI与反射：阻抗不连续造成信号反射，反射回来的能量叠加到原来的边沿上，时间上就会“毛刺”。
这里我特别想提一下EMI。有一次一个前辈跟我说：“你测得准不准，先把探棒周围的电磁环境搞定。”我一开始不信，后来发现机箱里那个风扇的马达噪声，确实能在抖动测试里看到一根明显的谱线。
| 抖动源分类 | 典型贡献量级 | 频率特性 | 是否可分解 |
|---|---|---|---|
| 热噪声（Thermal） | 0.1 ~ 1 ps RMS | 宽带白噪声 | RJ |
| 串扰 | 1 ~ 10 ps pp | 与被干扰信号频率相关 | DJ → 周期性/有界 |
| 电源纹波（SSN） | 2 ~ 15 ps pp | 低频谐波为主 | DJ → 周期性 |
| EMI/反射 | 0.5 ~ 5 ps pp | 与走线长度、端接相关 | DJ → 数据相关 |
这张表是我自己的一个经验总结。量级仅供你参考，实际要看具体的设计水平。但你能看到，DJ的来源往往比RJ更致命，因为它的量级更大，且我们可以定位。
一个小习惯：我每次做抖动排查时，都先用示波器或BERT拿到TIE（Time Interval Error）轨迹。然后看频谱。如果频谱里有明显的单根谱线，基本可以判定是DJ在作祟。这是快速定性分析的第一步。
1.4 高速数字系统——为什么我们如此在意抖动？
你可能会问，抖动大了会怎么样？
嗯，直接影响就是误码率（BER，Bit Error Ratio）和时序裕量。
我给你讲个案例。之前测试一组25Gbps的SerDes链路，芯片厂商标称总抖动容限是0.3 UI（单位间隔）。我们把抖动预算分配了一下：发射端占20%，通道占40%，接收端PLL占20%，留20%余量。结果实际测试时，通道抖动超了10%，直接导致接收端无法锁定。整个系统报错。
为什么会这样？
- 时序裕量减少：抖动占用了时序预算里宝贵的“安定时间”（setup/hold margin）。
- 眼图闭合：抖动越大，眼图张开越小。眼图闭合到一定量，接收端采样判决就会出错。
- 抖动传递与放大：这更可怕。锁相环、中继器这些器件，可能把一个低频的抖动源放大成高频的灾难。
所以，一个高速系统的抖动预算，必须在设计之初就做预算分配。我个人习惯是在原理图阶段就给出一个总抖动（TJ）的估算，并分解到每一个环节。否则后期返工改PCB，代价极高。
避坑指南：我曾经因为省了几毛钱的端接电阻，导致通道反射严重，在12Gbps下抖动了8ps之多。换掉那个电阻之后，抖动直接降到了2ps。所以别小看任何一个环节——通道阻抗连续性、连接器质量、甚至过孔的残桩长度，都能成为抖动放大器。
1.5 一张图讲清楚本章核心
我自己习惯把这一章的逻辑画成下面的结构图。你要是能跟着看一遍，基本上抖动的根、枝、叶就清楚了。
1.6 现在你知道了什么？
本章开头我问的——什么是抖动？如果我们现在再回顾一下：
- 抖动是时间偏差，不是幅度噪声。
- 抖动分两类：RJ偏“随缘”，DJ偏“可查”。
- 抖动的来源自热噪声、串扰、电源、EMI、反射等。每一个源头都可能发展成为系统性故障。
- 抖动的危害是压缩时序裕量、闭合眼图、提升误码率。
记得我刚开始做抖动分析时，总想一步到位把抖动调小。结果调了半天，连RJ和DJ都没分开，白费力气。后来我学乖了——先做分解，再做优化。
后面的章节，我会带着你把这些步骤走一遍。这里先记住一个核心：
抖动分解的起点，不是盲目测总抖动，而是从理论到实操，把RJ和DJ彻底分开。