3. LVPECL 电气特性：输出电平、输入阈值、驱动能力
调试 LVPECL 接口，电气特性是绕不开的硬门槛。你拿示波器一探，看到 800mV 的摆幅觉得挺好，结果另一端就是读不到数据——十有八九是电平没对齐。说白了，LVPECL 的输出是参考 VCC 的，不是参考 GND。这个习惯要是不改过来，后面全是坑。
我刚开始做高速串行设计时，就被这个“对 VCC 参考”坑过一次。板子回来，眼图漂亮，就是误码率降不下去。查了一个下午，最后发现接收端的共模范围根本没跟上。嗯，从那以后我每次都先拿万用表量 VCC 和输出直流电平，然后再看交流参数。
3.1 输出电平：VOH 与 VOL
标准 LVPECL 输出级的核心是一个差分对，尾部恒流源拉大约 20mA，集电极（或漏极）上拉到 VCC。输出端通过 50Ω 电阻接到 VCC–2V 的端接电压，这样输出摆幅就定下来了。
典型参数如下（以 VCC=3.3V 为例）：
| 参数 | 符号 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| 高电平输出电压 | VOH | VCC–1.025 | VCC–1.0 | VCC–0.88 | V |
| 低电平输出电压 | VOL | VCC–1.81 | VCC–1.7 | VCC–1.62 | V |
| 输出差分摆幅 | VOD | 0.59 | 0.7 | 0.97 | V |
| 输出共模电压 | VOCM | VCC–1.42 | VCC–1.35 | VCC–1.25 | V |
注意 VOH 和 VOL 都是相对于 VCC 的。如果电源是 3.3V，那 VOH ≈ 2.3V，VOL ≈ 1.6V。如果电源变成 2.5V（低压 LVPECL），VOH ≈ 1.5V，VOL ≈ 0.8V。所以同一个芯片用在不同的 VCC 下，直流电平完全不一样。
3.2 输入阈值：VIH 与 VIL
LVPECL 接收器输入端通常是一对高阻抗的差分对，内部没有偏置电阻。它需要外部提供一个共模偏置，或者通过交流耦合+端接来自动建立偏置点。输入共模范围一般很宽，但差分输入幅度有最低要求。
| 参数 | 符号 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| 输入高电平阈值 | VIH | VCC–1.165 | – | VCC–0.88 | V |
| 输入低电平阈值 | VIL | VCC–1.81 | – | VCC–1.475 | V |
| 输入共模范围 | VICM | VCC–1.8 | – | VCC–0.8 | V |
| 最小差分输入幅度 | VID(min) | 150 | – | – | mV |
你会发现输入阈值和输出电平基本是镜像的，但接收端共模范围更宽。实际使用时，只要输出共模和输入共模有重合，且差分信号大于 150mV，基本就能正确识别。
为什么要单独强调输入共模？因为在交流耦合场景中，端接电阻会把共模拉到 VCC–2V（也就是 1.3V 左右）。这个电压刚好落在 LVPECL 输入共模范围内，所以交流耦合反而更省事——你不需要额外给偏置。但直流耦合时，必须保证发送端和接收端的 VCC 一致，否则共模偏移直接搞丢信号。
3.3 驱动能力：源电流与传输线
LVPECL 输出驱动器的核心是一个 20mA 的恒流源。差分对一路走正，一路走负，总电流在两根线上来回切换。当输出为高电平时，该路电流经过 50Ω 端接电阻到 VCC–2V，压降为 20mA × 50Ω = 1V，所以输出电平为 VCC – 1V（高电平）、VCC – 2V（低电平）。
这里的关键是：
- 输出阻抗：典型为 10Ω 左右，属于低阻抗输出，适合驱动 50Ω 传输线，但需要外部串联电阻来匹配？实际上 LVPECL 通常直接驱动 50Ω 到 VCC–2V 的端接，不需要源端串联电阻。因为输出级内部的上拉电阻已经和源内阻配合好了。
- 驱动距离：在 FR4 板材上，LVPECL 无中继可以驱动约 10-15 英寸（25-40cm），速度在 1-2Gbps 时还能保持良好眼图。超过这个距离，建议加预加重或用 CML。
- 扇出能力：一个 LVPECL 输出可以驱动 1-2 个标准 LVPECL 输入。如果扇出更多，需要加缓冲器。我曾经在背板设计中想省成本，一个时钟输出扇出 4 个接收器，结果上升沿直接坍缩成三角波，惨不忍睹。
- 输出源电流：20mA（可编程的变种会不同，但标准是 20mA）
- 端接电阻：50Ω 到 VCC–2V（需要外部提供，或片上端接）
- 每路输出功耗：20mA × 1.0V = 20mW（单端），总差分对约 40mW
3.4 LVPECL 与 CML 的关键差异
说得直接点，LVPECL 的电气特性和 CML 有本质区别，我看到不少工程师混用端接，结果信号振铃一大片。这里列个对照表，你调试时能少走弯路。
| 特性 | LVPECL | CML |
|---|---|---|
| 输出参考 | VCC | GND |
| 输出共模 | VCC – 1.3V | VCC – 0.4V 左右 |
| 输出摆幅 | ≈ 700mV | ≈ 400mV（LV-CML）或 800mV |
| 端接要求 | 50Ω 到 VCC–2V | 50Ω 到 VCC |
| 典型功耗 | 约 40mW/对 | 约 16mW/对（400mV摆幅） |
| 输入偏置 | 需外部提供或交流耦合 | 片上偏置（通常） |
一句话总结：调试 LVPECL 时，你先确认电源电压，再确认端接是到 VCC–2V 而不是到 GND。很多人第一反应“50Ω 对地端接”是 TTL 思维，带到 LVPECL 里必出问题。
嗯，图上可以直观看出，所有电平都叠在 VCC 之下，没有一个拉到 GND 附近。这和 CML 的“轨到轨”思维完全不同——CML 输出共模离 VCC 很近，摆幅小，而 LVPECL 的摆幅大且居中。所以调试时，测直流电平一定要以 VCC 为参考点，而不是自以为是地用 GND 做零点。
最后再啰嗦一句：驱动能力这块，如果你发现波形边沿变缓、幅度下降，先检查端接电阻是否接到 VCC–2V 上了。没有这个压差，恒流源就建立不了正确的压降，输出幅度会直接腰斩。我曾经在原型机上用了个可调电阻来模拟，结果忘了接辅助电源，20mA 电流全流进输入管脚，瞬间冒烟……从那以后我学乖了：上电前先算好端接电压值，用万用表确认。