VIP20
本课程属于：051-LVPECL CML时钟接口设计 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

LVPECL/CML差分时钟接口设计与仿真验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
LVPECL基础
电平标准 · 直流特性 · 交流特性
LVPECL电平标准
02
CML基础
电平标准 · 直流特性 · 交流特性
CML电平标准
03
LVPECL与CML对比
电压摆幅 · 共模电压 · 功耗
LVPECLCML
04
时钟接口概述
差分信号原理 · 终端匹配基础知识
时钟接口概述差分信号原理
05
LVPECL输出驱动器设计
电流模逻辑 · 输出级结构
LVPECL输出驱动器设计
06
CML输出驱动器设计
尾电流源 · 负载电阻
CML输出驱动器设计
07
接收器设计
LVPECL接收器 · CML接收器 · 比较器
接收器设计LVPECL
08
终端匹配网络
LVPECL终端（戴维南等效） · CML终端（50Ω到VCC）
终端匹配网络LVPECL
09
交流耦合与直流耦合
电容选择 · 偏置设计
交流耦合直流耦合
10
信号完整性基础
反射 · 振铃 · 串扰
信号完整性基础反射
11
传输线理论在时钟分配中的应用
微带线 · 带状线
传输线理论时钟分配
12
PCB布局布线原则
差分对走线 · 等长 · 间距控制
PCB布局布线原则
13
时钟抖动与相位噪声
定义 · 测量 · 影响因素
时钟抖动相位噪声
14
抖动预算分析
随机抖动 · 确定性抖动 · 总抖动
抖动预算分析随机抖动
15
PLL与时钟分配集成
LVPECL/CML接口与PLL配合
PLL时钟分配集成
16
多路时钟扇出设计
扇出缓冲器 · 时钟树
多路时钟扇出设计扇出缓冲器
17
高速时钟信号的仿真方法
SPICE · IBIS模型
高速时钟信号的仿…SPICE
18
使用HyperLynx进行信号完整性仿真
使用HyperLynx进行信号完整性仿真 · 核心概念 · 实践要点
HyperLynx使用
19
使用ADS进行LVPECL/CML链路仿真
使用ADS进行LVPECL/CML链路仿… · 核心概念 · 实践要点
ADSLVPECL/CML
20
测试设备介绍
示波器 · 频谱分析仪 · 抖动分析仪
测试设备介绍示波器
21
眼图测试与分析
眼图参数 · 模板测试
眼图测试分析
22
时域反射计(TDR)测量
阻抗不连续定位
TDR时域反射计
23
项目实战一
单路LVPECL时钟分配电路设计（原… · 仿真）
项目实战一LVPECL
24
项目实战二
多路CML时钟扇出板布局与布线
项目实战二CML
25
项目实战三
LVPECL与CML接口转换设计
项目实战三LVPECL
26
项目实战四
高速时钟背板设计
项目实战四高速时钟背板设计
27
调试与故障排除
常见问题（直流偏移 · 过冲 · 振铃）
调试故障排除
28
电磁兼容性(EMC)考量
屏蔽 · 滤波 · 布局优化
EMC电磁兼容性
29
设计文档与规范
原理图检查表 · layout指导
设计文档规范
30
总结与进阶
未来趋势 · 参考资料
进阶未来趋势