VIP20
本课程属于：050-JESD204B ADC高速采集链路 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

JESD204B Subclass同步与确定性延迟验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
JESD204B概述
协议发展史 · 与传统并行接口对比 · 典型应用场景（高速ADC/DAC
JESD204B协议发展史
02
协议架构分层
物理层 · 链路层 · 应用层的基本职责与数据流向
协议架构分层物理层
03
物理层基础
高速串行收发器（SerDes）原理 · 差分信号与共模电压 · 预加重/去加重技术
物理层基础SerDes
04
链路层核心概念
帧（Frame）与多帧（Multif… · 控制字符（K码） · 8B/10B编码
链路层核心概念Frame
05
应用层数据映射
采样数据到帧的映射方式 · 分辨率与填充位
应用层数据映射采样数据到帧的映…
06
时钟体系
参考时钟（RefClk） · 设备时钟（Device Clock） · SYSREF的作用与要求
时钟体系RefClk
07
确定性延迟（Deterministic Latency）
为什么重要？基本原理与实现途径
Deterministi…Latency
08
链路建立三阶段
代码组同步（CGS） · 初始帧校准序列（ILAS） · 用户数据模式（User Data）
链路建立三阶段CGS
09
代码组同步（CGS）详解
SYNC~信号握手 · K28.5码检测 · 同步状态机
CGS代码组同步
10
初始帧校准序列（ILAS）详解
ILAS的帧结构 · 功能（参数同步 · 延迟校准）
ILAS初始帧校准序列
11
用户数据模式
数据流对齐 · 帧起始/结束检测 · 错误报告
用户数据模式数据流对齐
12
主要配置参数
L（链路数） · M（转换器数） · F（每帧字节数）
主要配置参数L
13
链路参数计算
总速率 · 帧时钟频率 · 多帧长度
链路参数计算总速率
14
时钟域交叉与同步
多时钟域设计注意事项 · 异步FIFO · 相位检测
时钟域交叉同步
15
确定性延迟的测量与补偿
Step法 · RBD（Receive Buffer… · SYSREF相位对齐
确定性延迟的测量补偿
16
多链路同步
多通道间对齐 · SYSREF分布 · skew消除
多链路同步多通道间对齐
17
子类（Subclass）体系
Subclass 0/1/2的定义 · 适用场景与区别
Subclass子类
18
Subclass 1详解
SYSREF作为确定性延迟同步机制 · SYSREF时序要求 · 实际案例
Subclass1详解
19
Subclass 2详解
利用SYNC~信号进行延迟调整 · 限制与权衡
Subclass2详解
20
常见错误与处理
失锁（Loss of Lock） · CRC错误 · 帧错误
常见错误处理
21
调试工具与方法
眼图分析 · 抖动测量 · 误码率（BER）测试
调试工具眼图分析
22
仿真验证
使用SystemVerilog搭建J… · 测试向量设计
仿真验证SystemVerilo…
23
实战
FPGA实现JESD204B接收端（… · 数据提取 · 链路监测）
FPGAJESD204B
24
实战
FPGA实现JESD204B发送端（… · 加扰 · ILAS生成）
FPGAJESD204B
25
实战
与高速ADC芯片对接（以AD9680… · link建立 · 数据采集
ADCAD9680
26
实战
与高速DAC芯片对接（以AD9172… · SYSREF连接 · 验证
DACAD9172
27
实战
时钟芯片配置（HMC7044等） · 调整相位 · 输出分频
HMC7044时钟芯片配置
28
JESD204C简介
与JESD204B的主要差异（64B… · 更高速率 · 新特性）
JESD204C简介
29
项目案例
高速数据采集系统设计（从需求分析到软…
项目案例高速数据采集系统…
30
总结与进阶
常见陷阱复盘 · 学习资源推荐 · 下一个技术方向（JESD204D展望…
进阶常见陷阱复盘