VIP20
本课程属于：050-JESD204B ADC高速采集链路 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

JESD204B FPGA ADC对接与IP核调试

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
JESD204B协议概述
背景 · 特点 · 与LVDS/CMOS接口对比
JESD204B协议概述
02
JESD204B术语与架构
链路层 · 传输层 · 物理层功能介绍
JESD204B术语
03
JESD204B时钟体系
SYSREF · Device Clock · 确定性延迟概念
JESD204B时钟体系
04
ADC与FPGA硬件连接
差分对布线 · 端接电阻 · AC耦合设计
ADCFPGA
05
FPGA JESD204B IP核概览
Xilinx与Intel主流IP核介…
FPGAJESD204B
06
IP核参数配置详解
L · M · F
IP核参数配置详解
07
链路建立流程
代码组同步(CGS) · 初始通道对齐序列(ILAS) · 数据阶段
链路建立流程CGS
08
初始通道对齐序列(ILAS)结构解析
DID · BID · LID等字段含义
ILAS初始通道对齐序列
09
代码组同步(CGS)实现原理
逗号字符与K码检测
CGS代码组同步
10
多链路同步机制
多通道ADC时的同步策略
多链路同步机制ADC
11
确定性延迟原理
缓冲模式 · 弹性缓冲与SYSREF的关系
确定性延迟原理缓冲模式
12
SYSREF信号设计
时序要求 · 分布方式 · 调试要点
SYSREF信号设计
13
时钟抖动对链路性能的影响
误码率与BER测试
时钟抖动对链路性…BER
14
FPGA接收端设计
SerDes参数 · CDR锁定 · 弹性缓冲配置
FPGA接收端设计
15
FPGA发送端设计
数据映射 · 加扰(Scrambling) · 8B10B编码
FPGA发送端设计
16
数据处理流程
解扰 · 8B10B解码 · 多通道对齐与解映射
数据处理流程解扰
17
错误检测与报告
CRC校验 · 错误帧上报 · 链路状态监控
错误检测报告
18
调试工具环境
逻辑分析仪 · 眼图仪 · BERT
调试工具环境逻辑分析仪
19
Xilinx JESD204 IP核调试实战
从例程到自定义配置
XilinxJESD204
20
Intel (Altera) JESD204 IP核调试实战
参数设置与常见坑
IntelAltera
21
链路建立失败排查
CGS超时 · ILAS错误 · 时钟失锁等
链路建立失败排查CGS
22
误码率高分析与解决
信号完整性 · 电源噪声 · 端接错误
误码率高分析解决
23
确定性延迟不一致问题
SYSREF skew · 温度漂移补偿
确定性延迟不一致…SYSREF
24
硬件调试技巧
眼图观测 · TDR测试 · 去耦电容摆放
硬件调试技巧眼图观测
25
软件调试方法
寄存器读写 · 状态机轮询 · 中断分析
软件调试方法寄存器读写
26
参考设计一
单通道ADC（如AD9680）与FP…
参考设计一ADC
27
参考设计二
多通道同步ADC（如ADRV9009…
参考设计二ADC
28
进阶话题
JESD204C新特性简介与迁移考虑
进阶话题JESD204C
29
调试总结与检查清单
从硬件到软件的完整验证步骤
调试总结检查清单
30
附录
关键寄存器参考表 · 常见报文示例 · 调试脚本示范
附录关键寄存器参考表