3. JESD204B物理层：差分信号、CML驱动器、接收端特性与PCB走线要求
好，我们开始进入JESD204B的物理层。说白了这个物理层，就是发射器和接收器之间那条“路”该怎么修，路修得不好，再好的数据也传不过去。我头一回接触JESD204B时，觉得差分信号嘛，LVDS那一套照搬就行。结果板子回来，眼图一塌糊涂……嗯，从那以后我再也不敢小瞧这个物理层了。
3.1 为什么JESD204B钟情于差分信号？
差分信号，说白了就是用两根线上的电压差来传信息。为啥不用单端？因为JESD204B跑得实在太快了，动不动就是几Gbps到十几Gbps。频率一高，噪声和串扰就跟着上来了。差分对天生就有共模抑制能力——噪声同时耦合到两根线上，一减就没了。这招对付电源噪声和地弹特别管用。
核心指标：JESD204B发射器输出共模电压典型值为0.8V – 1.2V（视速率和标准版本而定）。差分摆幅在 200mV – 800mV 之间。
我记得有一次调试一块12位4GSPS的ADC板卡，单端时钟走线长了点，结果数据链路总是随机丢包。后来换成差分对，问题一下子就解决了。所以，别在物理层省钱，该用差分就用差分。
3.2 CML驱动器 —— 高速电流开关
JESD204B的驱动器是CML（电流模式逻辑）。
打个比方，CML就像个水龙头——要么把电流全灌到负载上，要么把电流全抽走。它后端接一个50Ω电阻到VCC。电流流过去，在电阻上产生压降，这就是输出信号。
- 核心特性：恒流源工作，噪声小、开关速度快。
- 输出摆幅：大概 400mV – 800mV （峰峰值）。
- 共模电平： VCC – ITAIL × 50Ω 。一般VCC=1.2V时，共模在0.8V左右。
一个小技巧： CML的输出是以电流驱动的，所以PCB上的端接电阻必须精确匹配50Ω。我建议用1%精度的电阻，别图便宜用5%的，那会导致反射。
3.3 接收端特性 —— 终端电阻与共模反馈
接收端内部也有个50Ω电阻，连到VCC。数据进来后，接收器会把差分信号和内部基准电压比较，判断是“1”还是“0”。
需要注意三点：
- 输入阻抗： JESD204B接收器输入阻抗是50Ω（对GND）。如果你用交流耦合，必须保证隔直电容后直流电位和接收器共模电压匹配。
- 灵敏度： 典型灵敏度在 100mV 左右。低于这个值，接收器可能锁不住数据。我曾经见过一块板子因为走线太长，信号衰减到80mV，链路就是起不来。
- 共模范围： 接收器的输入共模范围一般要求 ±200mV 以内。偏差太大会导致抖动恶化。
注意： JESD204B的接收器内部通常有共模反馈环路，用于自动调节直流偏置。但如果交流耦合电容大小选错（比如太小的电容），低频信号会被衰减，输出直流电平会漂移。我建议电容值在 0.1µF 到 1µF 之间选，100nF 是常用值。
3.4 PCB走线 —— 阻抗控制与等长均衡
这是实践中最容易出问题的地方。我总结了几条铁律：
| 项目 | 要求 | 备注 |
|---|---|---|
| 差分阻抗 | 100Ω ±10% | 由线宽和间距决定 |
| 单端阻抗 | 50Ω | 对参考层阻抗连续 |
| 走线长度匹配 | ±5mil 以内 | 两条线等长，不然产生共模转换 |
| 过孔数量 | ≤2 个/对 | 每个过孔都带来阻抗不连续 |
| 间距 | ≥3倍线宽（与其他信号） | 防止串扰 |
| 参考层 | 连续地平面 | 不能跨分割 |
经验之谈： PCB走线时，JESD204B的高速线要远离时钟线和开关电源。我习惯把JESD204B对放在内层，上下都包地，这样EMI和串扰都小很多。
3.5 过孔与焊盘 —— 细节决定成败
很多新手觉得过孔就是打个洞，没什么大不了。但在12Gbps的链路上，一个过孔带来的寄生电容和电感足以把眼图搞坏。
- 过孔尺寸： 焊盘直径 ≤ 20mil，孔径 ≤ 10mil。越小的过孔，寄生效应越小。
- 回流路径： 换层时必须有就近的地过孔，给电流提供回路。没有回路，信号会辐射出去变成噪声。
- 焊盘优化： 焊盘要做非功能焊盘去除（Non-functional Pad Removal），只保留顶层和底层焊盘。内层焊盘会增大对地电容，降低阻抗。
我曾经踩过的坑： 有一回做16通道的JESD204B同步采集板，信号链路过孔孔径用了14mil，焊盘30mil，结果速率到10Gbps时，眼图完全闭合。后来换成10mil孔径、20mil焊盘，问题才解决。所以，别嫌麻烦，过孔一定要优化。
3.6 常见PCB走线拓扑与层叠建议
JESD204B走线推荐用微带线或带状线。微带线（表层）容易加工，但损耗大、易受干扰。带状线（内层）损耗小、屏蔽好，但需要两个参考层。
层叠建议（4层板为例）：
- 顶层：JESD204B走线 + 其他高速信号（微带线）
- 第二层：完整地平面（无分割）
- 第三层：电源平面 + 低速控制信号
- 第四层：辅助地 + 低速信号
一个关键点： JESD204B走线区域正下方，也就是第二层和第四层的地，必须连续。如果遇到过孔或焊盘，用多个地过孔缝合，把地平面连成一片。
3.7 接收端直流偏置 —— 一个容易被忽略的细节
JESD204B接收器内部有自动直流偏置恢复电路。但在交流耦合下，隔直电容会切断直流路径。这时候接收器自身的偏置电路需要一段时间来建立正确的共模电压。这个建立时间通常在几微秒到几十微秒之间。
我建议在系统初始化时，给JESD204B链路发送一个稳定的同步头（比如K28.5码型），帮助接收器快速锁住共模偏置。有些ADC芯片的数据手册会写清楚这个建立时间，设计时一定要留够裕量。
好了，关于JESD204B物理层的东西，主要就是这些。差分信号怎么走、CML怎么驱动、接收器怎么处理、PCB怎么画，每一步都有讲究。你们要是自己画板子，可以在打样前先做一段仿真，看看眼图和TDR曲线，能省下很多调试时间。