2、共模噪声的来源：地弹、串扰、电源噪声、回流路径不连续
咱们做高速差分设计，天天跟共模噪声打交道。但你想过没有——这些共模电流到底从哪冒出来的？
我刚开始接触DDR3设计时，就遇到过一个诡异的问题。眼图明明过得去，辐射却超标了好几个dB。折腾了三天，最后发现是回流路径上一个小过孔惹的祸。从那以后，我每次布局都先把回流路径画得明明白白。
共模噪声的来源，说到底就四大类：地弹、串扰、电源噪声、回流路径不连续。咱们一个个拆开看。
2.1 地弹——最容易被低估的凶手
地弹是什么？说白了就是地电位在高速切换时产生的瞬时抖动。
我记得有一次做12层板的项目，DDR颗粒从地址总线切换到数据总线时，地弹幅度直接达到了400mV。你想想看，差分对的参考地都在跟着抖，共模分量能好吗？
关键机理：当大量IO同时切换，瞬间电流流过地平面和过孔的电感，产生L·di/dt压降。这个压降会直接叠加到差分信号的回流路径上，把一部分差模能量转化成共模电流。
典型场景：
- DDR总线地址/命令线同时切换
- SerDes通道的ESD二极管反向恢复
- 电源域切换时的负载突变
避坑指南：我曾经踩过一颗坑——地弹导致的共模噪声被误判为差分信号质量问题，打样回来眼图惨不忍睹。后来在通道上加了一级共模扼流圈，才算救回来。
2.2 串扰——近端远端的双面刃
串扰产生共模电流的原理，很多人理解得不够透。
举个例子：一条差分对旁边紧贴着另一条高速时钟线，时钟跳变通过容性耦合会同时影响到差分对的两根线。但问题是——耦合进来的干扰在正相和反相线上根本不是完全对称的。
为什么？因为线间距、介质厚度、邻近层参考平面，这些都会让两线的分布参数有细微差异。一点点不对称，串扰就变成了共模噪声。
| 串扰类型 | 影响 | 典型抑制手段 |
|---|---|---|
| 近端串扰（NEXT） | 直接叠加到信号上升沿，产生共模分量 | 增大线间距≥3W |
| 远端串扰（FEXT） | 受介质和耦合长度影响，长距离走线更明显 | 使用低Dk材料、控制耦合长度 |
| 共模钳位 | 串扰导致两线电压差波动，形成共模尖峰 | 差分对内部紧耦合（≤10mil） |
个人经验：我习惯在布局阶段就把差分对的串扰预算留好——相邻差分对之间至少隔5倍线宽，而且尽量用GND走线隔离。别想着靠后期滤波解决一切，结构对了，共模自然就少了。
2.3 电源噪声——被忽视的“隐形推手”
电源噪声怎么产生共模？这条链路其实很直接：
- 电源平面上的纹波通过去耦电容的等效串联电感（ESL）耦合到参考平面
- 参考平面上的噪声又通过过孔和焊盘耦合到差分对内
- 这个噪声在两根线上是相同的极性——妥妥的共模分量
我在项目中遇到过最夸张的一次，电源纹波只有30mV，但通过PCB谐振放大后，耦合到差分线上的共模噪声居然飙到了120mV。你想想看，30mV的纹波，在毫伏级噪声上放大了四倍。
注意：不要只盯着DCDC输出端的纹波。真正的罪魁祸首往往是PCB平面的自谐振。当电源平面的谐振频率落在差分信号的频段内，共模噪声会成倍增长。
2.4 回流路径不连续——最隐蔽的“共模放大器”
如果说前三个是共模的源头，那回流路径不连续就是共模的“放大器”。
差分信号虽然理论上不需要参考平面，但实际PCB中，回流总是会选择最近的回路。如果这个回路被过孔、槽缝、电源分割切断，回流电流就不得不绕个大圈。
绕圈意味着什么？回流路径电感变大。电感变大，回流电压降就变大。这个电压降直接驱动差分对产生共模电流。
典型场景：
- 差分线跨过电源/地分割槽（换层时没有紧邻参考平面）
- 换层过孔距离差分换层点太远（超过¼波长）
- 差分对两侧参考平面不连续（一边是GND，另一边是电源）
我记得有一次设计交换机背板，差分线从顶层换到L4层，中间隔了两层电源平面。我当时想当然觉得没问题——结果1Gbps信号上去后，共模回流路径绕了将近1cm，直接导致眼图塌了。后来在换层点正下方打了回流过孔阵列，才把问题压住。
四种来源的关系图
我把它们之间的关系画成一张图，这样更直观。
小结
现在你应该清楚了：共模噪声不是凭空蹦出来的，它背后都有明确的物理成因。
- 地弹——来自同时切换噪声（SSN），靠去耦电容和电源平面控制
- 串扰——来自邻近信号耦合，靠间距和参考平面抑制
- 电源噪声——来自电源纹波和平面谐振，靠PDN设计和滤波
- 回流路径不连续——来自布线结构缺陷，靠严谨的换层和回流设计
我个人的设计习惯是：拿到原理图后，先画出所有差分信号的完整回流路径。这一步花不了多少时间，但能避免你后期在仿真和测试里抓狂。
一个小技巧：用Siwave或HyperLynx做一次回路电感扫描，就能直观看到你的差分对回流路径到底有多“干净”。如果回路电感超过1nH，共模噪声就基本跑不掉了。