📚 课程目录第3章 PMA层核心功能

第3章：PMA层核心功能——串行与解串（SerDes）、模拟前端（AFE）、均衡器（CTLE/DFE）

聊GTY收发器，绕不开PMA层。或者说，PMA才是真正和物理世界打交道的那一部分。它不操心协议，不关心数据对不对，只负责把代码变成电信号，再收回来。

我个人觉得，理解PMA比PCS更难，因为它是模拟电路，而你写的是数字逻辑。调试起来也很头疼——我做过一个项目，信号眼图就是睁不开，最后发现是CTLE配置错了。嗯，从那以后我再也不敢小看这几块的参数了。

本章重点：

PMA = SerDes + AFE + 均衡器

说白了，就是发出去、收回来、并在中间把失真补回来。

SerDes的全称是Serializer/Deserializer。我常把它比作PMA的“变速器”。在FPGA内部，数据是宽位并行的，比如64位或128位；但出了芯片，必须变成一对差分线上的串行流。反过来也一样。

串行器（Serializer）
挂在发送侧。它把来自PCS的并行数据，按时钟节拍逐一吐出。关键点在于串行化倍数。举个例子，GTY支持20、40、80位宽等多种选择。我用过一个项目，误码率总是高，后来发现是并行宽度设成了80位，但GTY其实工作在20位模式，导致时序收敛出问题。

解串器（Deserializer）
挂在接收侧。从高速串行码流里把数据“拆”回并行。难点在于字对齐。CDR（时钟数据恢复）会先恢复出时钟，然后用这个时钟去抓数据。如果串行数据流里没有特殊的同步字，解串器就找不到边界——数据就全乱了。

AFE是Analog Front-End的缩写。它处在SerDes和物理介质之间。我把它看作信号的“翻译官”——把FPGA内部的标准电平转成适合线缆传输的差分信号，反过来也一样。

AFE包含几个硬核模块：

模块	功能	我的经验
发送驱动器（Tx Driver）	输出差分电压摆幅、预加重、去加重	摆幅调太大容易辐射超标，调太小信号到不了对端
接收缓冲器（Rx Buffer）	接收差分信号，提供终端匹配	终端匹配阻抗必须和PCB走线一致，50Ω就是50Ω，偏差大了回波就大
偏置电路（Bias）	提供稳定电流/电压参考	供电噪声直接耦合进信号，AFE对电源纹波极其敏感
检测单元（Detect）	监测信号幅度、共模电平	我用来做链路质量诊断，比猜靠谱多了

发送预加重——这个问题我踩过坑。高频信号在PCB上走线，会因为趋肤效应和介质损耗而衰减。预加重的做法是：在数据跳变时瞬间提高输出幅度，以此补偿传输损耗。如果你发现远端的眼图闭合，多半是预加重没调好。

信号经过长距离传输或穿过背板，回来时波形已经变形了。均衡器的作用就是“反向补偿”，把失真的信号拉回正常。

两个核心概念：

CTLE（连续时间线性均衡器）：模拟滤波器，做高频提升。它不产生噪声，但它的高频增益会放大噪声。CTLE一般有多个离散的档位，比如10档增益。我一般从中间档开始试，看眼图逐步调整。
DFE（判决反馈均衡器）：数字矫正，靠历史判决结果去抵消码间干扰。它比CTLE更精准，但会引入错误传播——万一前一个bit判错了，后面的补偿也错。

我建议：先调CTLE再调DFE。原因是CTLE先把信号拉到一个可见的眼开度，DFE再精细化修复。我在12G-SDI项目里就是这么做的。当时CTLE调到第4档后，眼高从100mV升到了280mV，再打开DFE后EOM（误码抖动）降了将近一半。

一个实用技巧
GTY内部提供了眼图监视器（Eye Scan）。你可以用它自动扫描接收信号的质量，而不是靠示波器。我个人习惯在链路建立后跑一次原始眼图，然后对比CTLE/DFE调优后的结果，差距非常明显。

下面这张图覆盖了PMA层三大核心块的关系。你看数据从Tx侧进来，到SerDes串行化，经Tx AFE带预加重发出去；接收侧一路反向：Rx AFE先接收、CTLE/DFE均衡、CDR恢复时钟、解串器再转回并行数据。

注意：电源和参考时钟就是PMA的生命线
我曾经遇到过一个批次的板子，12.5Gbps链路的误码率异常。查了三天，最后发现是PMA供电的LDO输出有30mV的10MHz纹波。换了一个低噪声LDO后，眼图彻底打开了。做PMA设计，供电质量和时钟抖动再怎么强调都不过分。

PMA层三个核心块，各有侧重：
SerDes 管数据窄宽转换和边界对齐；
AFE 管模拟信号收发和阻抗匹配；
均衡器（CTLE/DFE） 管信号失真补偿。

你如果调试GTY链路出错，先从这三个方向排查，基本能定位90%的问题。PCS层的逻辑很少出错，真正让你头疼的往往就是这几个模拟模块的参数。