VIP20
本课程属于：049-FPGA高速收发器GTY调试 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

GTY收发器内部结构与链路初始化

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
GTY收发器概述
发展历程 · 应用场景 · 与GTH/GTP对比
GTY收发器概述
02
GTY收发器架构总览
PMA和PCS分层介绍
GTY收发器架构总览
03
GTY收发器时钟结构
参考时钟 · QPLL/CPLL · TX/RX时钟
GTY收发器时钟结构
04
GTY收发器复位序列
初始化流程 · 复位控制寄存器
GTY收发器复位序列
05
DRP接口与寄存器访问
动态重配置端口原理
DRP接口
06
GTY收发器PCS层功能详解
8B/10B编码 · 64B/66B编码 · 扰码
GTYPCS
07
GTY收发器PMA层功能详解
SERDES · 驱动器 · 接收器
GTYPMA
08
发送器TX结构
并行转串行 · 输出驱动 · 预加重/去加重
TX发送器
09
接收器RX结构
串行转并行 · CTLE · DFE
RX接收器
10
时钟数据恢复CDR原理
相位插值器 · 频率跟踪
CDR时钟数据恢复
11
眼图与信号完整性
眼图测量方法 · BER测试
眼图信号完整性
12
预加重与均衡
Tx预加重参数 · Rx CTLE/DFE调整
预加重均衡
13
环回测试模式
近端环回 · 远端环回 · 串行环回
环回测试模式近端环回
14
IBERT使用教程
集成比特误码率测试仪
IBERT使用教程
15
动态重配置
属性修改步骤 · 重配置时序
动态重配置属性修改步骤
16
多通道绑定与同步
通道绑定机制 · 时钟同步
多通道绑定同步
17
参考时钟设计要点
抖动要求 · 频率选择 · 端接
参考时钟设计要点抖动要求
18
电源设计
AVCC/AVTT电源要求 · 去耦电容布局
电源设计AVCC/AVTT
19
PCB设计注意事项
差分走线 · 阻抗控制 · 串扰
PCB设计注意事项
20
仿真与验证
IBIS-AMI模型使用 · 预仿真流程
仿真验证
21
GTY收发器调试技巧
常见问题排查 · 寄存器读取
GTY收发器调试技巧
22
GTY收发器与AXI-Stream接口
用户侧数据交互
GTYAXI-Stream
23
关键寄存器详解
状态寄存器 · 控制寄存器地址
关键寄存器详解状态寄存器
24
Vivado IP配置
GTY Wizard使用 · 参数设置
VivadoIP
25
速率切换
动态速率改变 · SSC扩频时钟
速率切换动态速率改变
26
低功耗模式
电源管理 · 睡眠模式唤醒
低功耗模式电源管理
27
链路训练
自动协商 · 速率协商机制
链路训练自动协商
28
高速协议应用
PCIe · Ethernet · SATA适配
高速协议应用PCIe
29
眼图扫描与自适应均衡
软件扫描 · 硬件自适应
眼图扫描自适应均衡
30
设计总结与最佳实践
工程经验 · 避坑指南
设计总结最佳实践