GTY收发器概述：它在FPGA里的位置，到底能干哪些事
大家好，我是做高速接口设计的。今天咱们开始聊GTY动态重配置寄存器，这门课的第一章先不急着抠细节，先把GTY在FPGA体系里到底扮演什么角色整明白。你想想看，现在动不动就25G、56G的链路，传统的GTH收发器已经顶不住了，这时候GTY就得上场了。
核心一句话：GTY是Xilinx UltraScale+系列中，最高性能的收发器。它能跑28Gbps以上，最高到58Gbps。说人话就是——它能处理当下最主流的25G/50G/100G以太网，也能搞定那些昂贵的相干光模块。
1.1 GTY在FPGA中的定位
Xilinx的FPGA产品线里，收发器是分等级的。我刚开始接触7系列的时候，觉得GTP就够用了。后来项目要上10G，发现GTP不行，得用GTH。现在你手里拿着的VU9P、VU13P这些片子，上面密密麻麻分布着上百个GTY通道。
说白了，这是一个层级关系：
- 低速的GTP： 6.6Gbps以下，适合千兆以太网、SATA这些老接口。
- 中速的GTH： 16.5Gbps以下，10GE、25GE的初期方案能用。
- 高速的GTY： 28Gbps以上，25GE/50GE/100GE的标配，也是当前数据中心最硬的需求。
我在2020年做过一个100G MAC项目，那时候就发现，如果继续用GTH做四通道绑定，PCB走线阻抗控制极其痛苦。换成GTY后，单通道就能扛25G以上，布线压力小很多。
一个小技巧：Vivado里例化GTY时，不要贪心把所有通道都使能。我建议按实际速率选最合适的封装，否则PLL资源会被大量浪费，带来不必要的功耗与布局困难。
为什么GTY能跑这么高？因为它采用了28nm以下更先进的制程工艺和优化的模拟前端。它的CDR（时钟数据恢复）环路的抖动容限，实测比GTH要好大约30％。我记得第一次看到GTY眼图模板时，觉得打开的窗口比GTH大一圈。这直接意味着：相同链路质量条件下，GTY能有更低的误码率。
1.2 典型应用场景
咱们看一下实际场景。我自己参与过的一个项目是AI推理服务器里的FPGA加速卡，上面跑了8条100GE链路。如果用GTH，每条100GE得要4个通道做bonding，那就是32通道，几乎把一整颗芯片的收发器资源吃光了。换成GTY后，每条链路只需单通道（25G*4绑定），通道数降了一半。
- AI训练与推理：GPU集群之间的互联，带宽要求越来越高。40GE早就不够看了，100GE已经普及，400GE正在路上。GTY的58Gbps PAM4模式正是为400GE准备的。
- 5G基带处理：前传接口（CPRI/eCPRI）需要非常低的时延和确定的抖动。GTY的确定性延迟模式，我在一个5G DU项目中用过，能精确到几个TUI以内。
- 数据中心：NVMe over Fabric、RDMA、100G以太网交换机，这些全部依赖GTY的高速串行链路。
- 雷达/电子战：需要极高采样率ADC/DAC的数据传输，JESD204B接口跑在12.5G甚至更高，GTY是唯一能接得住的。
- 高性能计算：InfiniBand EDR/HDR，说实话现在很多科研机构都在用QDR/FDR转EDR的方案，都是用GTY实现的。
嗯，这里要注意一点——并不是所有场景都需要GTY。如果你的项目只用到10GE，用GTH完全够了，价格便宜、功耗更低。我见过有些团队上来就选GTY，结果是跑10GE链路，GTY处于降速模式做速率背板，这时功耗反而比GTH高出一截。
我曾经踩过的坑：有一个方案盲目把链路速率设置为28Gbps，却用了低成本FR4板材和长距离背板走线。你想想看，高速信号质量根本过不了。最后发现，不是GTY不行，而是整个链路预算没算清楚。GTY虽然强，但也需要配套的PCB材料、连接器和背板方案。
1.3 GTH vs GTZ vs GTY：到底差在哪？
很多人问过我：GTY和GTH究竟差在哪？我先给你个表格，一眼就能看出差别。
| 项目 | GTH | GTY | GTZ |
|---|---|---|---|
| 最大线速率 | 16.5 Gbps | 28.05 Gbps（NRZ） 58.0 Gbps（PAM4） |
32.75 Gbps |
| 典型应用 | 10GE、CPRI 1~7 | 25GE/100GE、400GE PAM4 | 早期100GE、专用背板 |
| 调制格式 | NRZ | NRZ + PAM4 | NRZ |
| 驱动能力 | 中 | 强 | 很强 |
| 参考时钟 | 单端/差分 | 差分CML | 差分CML |
| 功耗 | 低 | 中 | 高 |
| 工艺节点 | 20nm / 16nm | 16nm / 7nm | 28nm |
看到表格里的PAM4那一栏了么？这是GTY和GTH最大的分水岭。GTH只能做NRZ，也就是高电平/低电平来表示0和1。GTY支持PAM4，四个电平，每个符号能携带2个bit。你在相同频率下，带宽直接翻倍。举个例子，28G的NRZ就是28Gbps，但28G的PAM4就能达到56Gbps。
GTZ呢？说得直接点，它是28nm时代的旗舰，32.75Gbps的速度在当时确实恐怖，但现在是7nm时代了，GTZ的成本和功耗都太高，除了部分军工或特制板卡，主流方案已经全面转向GTY。我自己在前两年维护过一个老项目，用的就是GTZ，调试工具链老旧、IP核更新缓慢，体验远不如现在的GTY生态成熟。
还有个细节容易被忽略——GTY的内部PLL结构已经优化过，支持更宽的分数因子，能更容易地生成非标频率。比如你要做112Gbps的PAM4四通道绑定，以前可能要用外部时钟合成器，现在是GTY内部PLL直接搞定，省下一片昂贵的时钟芯片。
这张图帮我们把知识体系串起来了：左边是实实在在的应用场景，经过高速接口设计的约束条件，最终落到GTH/GTY/GTZ三种收发器的选择，而GTY内部又具备PAM4、CDR、PLL和确定性延迟这些武器。咱们这门课后面讲的动态重配置，说白了就是要在GTY运行过程中，动态调整这些模块的寄存器参数，实现速率切换、协议适配、调试诊断等高级操作。
记住这个数字关系：
- GTH → 最高16.5Gbps NRZ，10GE/25GE友好
- GTY → 最高28.05Gbps NRZ / 58Gbps PAM4，100GE/400GE标配
- GTZ → 最高32.75Gbps NRZ，旧大赛道，生态萎缩
好，到现在你应该清楚GTY在FPGA生态里是什么定位了。它就是一个专门为超高速串行链路设计的硬核收发器，承载着数据中心、通信、AI这些最前沿领域的带宽需求。下一面的日子，咱们就从这里出发，深入GTY的寄存器世界。