一、链路建立概述：高速串行链路基本概念

大家好，我是老李，做了十多年高速串行接口的设计和验证。今天咱们开始聊链路建立流程，先得把基础概念掰扯清楚。

什么叫高速串行链路？说白了就是一根线（或者一对差分线）把数据从A点送到B点。你想想看，传统并行总线靠多根线同时传，到了高速场景下，线间串扰、时钟偏斜这些问题根本压不住。所以业界转向串行——单通道速率往上提，比如PCIe Gen5的单 lane 跑32GT/s，SerDes 速率动辄几十Gbps。

1.1 链路的基本构成

一条典型的高速串行链路，从发送端到接收端，中间经过这些环节：

• 发送端（TX）：并转串（Serializer）、预加重/去加重（De-emphasis）、驱动器（Driver）
• 通道（Channel）：PCB走线、连接器、电缆等，损耗和反射是老大难
• 接收端（RX）：均衡器（CTLE/DFE）、时钟数据恢复（CDR）、串转并（Deserializer）

嗯，记得我接手过一块板子，PCB走线在连接器附近有个直角拐弯，结果眼图完全闭合。后来换成圆弧走线，再加两级CTLE才搞定。所以这些物理层面的东西真不能忽视。

环节	关键模块	常见问题
发送端	Serializer、TX Driver、预加重	信号幅度不足、预加重系数配错
通道	PCB走线、过孔、连接器	插入损耗、回拨损耗、串扰
接收端	CTLE、DFE、CDR、Deserial	均衡不够、时钟抖动大、CDR失锁

1.2 什么叫“链路建立”？

链路建立，就是让发送端和接收端从“互不认识”的状态，经过一系列握手、训练、自适应，最终稳定传输数据的过程。你可以类比两个人见面先握手、然后互相确认身份、再决定用什么语言聊天。

这个过程一般包括：

1. 电气空闲检测：接收端先看看线上有没有信号，等待发送端送出初始化序列
2. 信号检测与位锁定：CDR 从数据流中恢复出时钟，对齐比特边界
3. 码组同步：识别特定的同步头或逗号序列，锁定字边界
4. 自适应均衡：接收端调整CTLE增益、DFE抽头系数，让眼图睁开
5. 链路状态训练：双方交换训练序列，协商速率、预加重系数等参数

1.3 核心概念：PMA 与自适应

PMA（Physical Media Attachment）是物理介质附着层，负责最底层的模拟信号处理。在我做的SerDes项目中，PMA 主要管这些事：

• 高速串行数据的发送驱动
• 接收端的均衡与时钟恢复
• 预加重/去加重控制
• 阻抗校准（一般靠片外电阻校准）

自适应，说白了就是PMA内部那些模拟参数（CTLE的峰值频率、DFE的抽头系数、CDR的相位）不能死板固定，得根据当前通道的实际损耗和噪声动态调整。举个例子，同一块板子插不同品牌的光模块，眼图差别可能很大。如果均衡参数定死，一条链路能用，另一条就可能直接报错。

我记得有个项目，客户反馈背板长距离链路偶尔丢包。排查下来发现是DFE的抽头系数在初始化后没有再更新，随着温度变化均衡性能劣化。后来我们加了周期性自适应重训，问题就消失了。嗯，自适应不是一锤子买卖。

1.4 本章知识架构

下面这张图概括了高速串行链路从发送到接收的核心模块，以及链路建立涉及的几个关键步骤。你可以把它当作整个课程的路线图。

1.5 为什么要学这门课？

我个人认为，做高速数字设计的人，如果不懂PMA自适应，就像开车只会踩油门不会换挡。现在的接口标准（PCIe、USB4、以太网）都在40Gbps甚至更高速率上跑，没有自适应，光靠屏蔽和短走线根本扛不住。我见过太多工程师拿着昂贵的示波器去“调试”眼图，却不知道该调哪个寄存器的值——最后发现是DFE训练时序没配对。

这门课会从最基本的链路建立原理讲起，然后深入到PMA各模块的自适应算法、训练状态的迁移、以及调试方法。每个知识点我都会结合项目里踩过的坑来讲，希望能帮你少走弯路。