时序违例类型：setup violation 和 hold violation
做数字IC设计，尤其是跟 SPI 这类高速接口打交道时，时序违例就像是藏在角落里的暗雷。你跑仿真可能全绿，一上片就翻车。我见过太多工程师盯着波形图发呆，半天找不出问题。其实说白了，时序违例就两种：建立时间违例（setup violation） 和 保持时间违例（hold violation）。搞懂它俩，你就能找到根因。
建立时间违例（Setup Violation）
什么叫建立时间？就是数据在时钟有效沿到来之前，必须提前稳定下来的那段时间。如果数据来得太晚，没在规定窗口内准备好，寄存器就可能采到不确定的值。这就是 setup violation。
我在项目中遇到过最典型的场景：SPI 时钟频率往上提，跑到 50MHz 以上，MOSI 线上的数据就开始出错了。为什么呢？因为数据从主设备发射到从设备捕获，中间经过了组合逻辑、PCB 走线、电平转换器，延迟太大，超出了建立时间的要求。
导致 setup violation 的常见原因：
- 路径太长——组合逻辑级数太多，数据传播延迟过大
- 时钟频率过高——周期缩短，留给数据的时间变少
- 时钟偏斜（clock skew）——捕获时钟来得太早，数据还没到
- 电压温度波动——低电压或高温下单元延迟变大
核心判断准则：
数据到达时间 > 捕获时钟沿时间 − 建立时间 → 违例
修复思路其实不复杂：插入流水线寄存器、优化组合逻辑、降低频率，或者调整时钟相位。
保持时间违例（Hold Violation）
保持时间呢，正好反过来。它要求数据在时钟有效沿之后，还要稳定一段时间，不能马上变掉。如果数据变化得太快，在保持窗口里就翻转了，寄存器也会采错。
我记得有一次调试 SPI 从设备，发现读回来的数据总是错位。查了半天，不是建立时间的问题，而是数据在时钟沿之后不到 0.2ns 就变了。嗯，这就是典型的 hold violation。
为什么会发生 hold violation？
- 路径太短——组合逻辑延迟太小，数据冲得太快
- 时钟偏斜方向不对——捕获时钟来得太晚，数据已经变了
- 工艺角偏差——在 fast-fast 角下，单元延迟极度缩短
注意：Hold violation 与时钟频率无关。你降频解决不了保持时间违例！很多人一看到时序违例就降频率，这只能修 setup，hold 得另想办法。
修复手段通常是：插入延迟缓冲单元（buffer）、拉长走线、调整时钟树综合策略，或者在数据路径上加两级触发器。
Setup 与 Hold 的核心差异对比
这两种违例很容易混淆，尤其对新手来说。我习惯用一张表把它们放在一起比着看，思路就清楚了。
| 对比维度 | Setup Violation | Hold Violation |
|---|---|---|
| 违例时间点 | 时钟有效沿之前 | 时钟有效沿之后 |
| 违例本质 | 数据来得太晚 | 数据变化得太快 |
| 与频率关系 | 强相关，频率越高越容易发生 | 无关，降频无法修复 |
| 常见原因 | 路径延迟大、频率高、电压低 | 路径延迟小、时钟偏斜、fast corner |
| 修复策略 | 插寄存器、优化逻辑、降频、调相位 | 加 buffer、拉长走线、调时钟树 |
| SPI 中的典型表现 | 高速传输时数据随机错误 | 采样位置漂移，特定模式下出错 |
你看，一个怕晚，一个怕早。设计时得两头兼顾。
实际项目中的避坑指南
我做了这么多年设计，碰到最多的不是复杂的违例，反而是那些基础但容易忽略的坑。分享几个我自己的教训。
Tip 1：别只盯着 setup，hold 也会在 slow corner 下消失
你可能会说，hold 不是 fast corner 才容易出问题吗？对，但如果你在 slow corner 下修 hold，加了一堆 buffer，换到 fast corner 下这些 buffer 又太快，hold 反而更差。我曾经在一个 SPI 控制器项目里吃了这个亏，后来学乖了——修 hold 必须在 fast-fast 和 slow-slow 两个角都检查。
Tip 2：SPI 的四个模式，时序窗口不一样
SPI 有四种模式，取决于 CPOL 和 CPHA 的组合。模式 0 和模式 3 最常用，但它们的捕获沿不同。我建议你画一张类似上面 SVB 的时序图，把数据相对时钟的位置标清楚，setup 和 hold 窗口自然就出来了。别光靠脑子想。
避坑：我曾经踩过的雷——忽略时钟树综合后的 skew 变化
有一次我做完综合，STA 全绿，结果布局布线后突然冒出一堆 hold violation。查下来发现是 CTS 阶段时钟树做了平衡，但 skew 方向变了，导致某个路径的 hold 裕度变负。从那以后，我每次 CTS 后都会重新跑一遍 hold 检查，特别关注跨域路径。
说到底，setup 和 hold 是时序分析的一体两面。你修好了 setup，hold 可能变差；你调了时钟树，两个窗口都会动。我的经验是：先把路径跑一遍，看看哪些是真正的瓶颈，再对症下药，别盲目插 buffer 或降频。
自查清单：
- ✓ 确认违例类型——setup 还是 hold？
- ✓ 定位违例路径——组合逻辑太长，还是路径太短？
- ✓ 检查时钟偏斜方向——是帮助还是恶化？
- ✓ 多工艺角验证——不放过 fast 和 slow 两个角落
- ✓ SPI 模式确认——捕获沿与数据窗口匹配吗？