第3章 USB连接器与线缆规范
连接器是USB物理层的第一个关口。线缆是信号传输的直接通道。这两样东西要是没选对，后端再好的芯片也白搭。我自己在测试实验室里就见过好几回——眼图测试一塌糊涂，最后排查下来，罪魁祸首竟是连接器焊点虚焊或者线缆阻抗严重偏离。
这章咱们就掰开揉碎了说说：Type‑A、Type‑B、Micro‑B、Type‑C这些连接器到底怎么定义引脚？线缆为什么非要盯着90Ω差分阻抗不放？屏蔽层怎么接地才能扛过EMC测试？
3.1 常见USB连接器引脚定义
USB连接器家族从1996年至今已经发展了好几种形态。每个形态的引脚数量和功能都不太一样。我习惯把它们分成USB 2.0和USB 3.x两大阵营来看。
USB 2.0 标准连接器——最常见的就是Type‑A和Type‑B，还有缩小版的Mini‑B、Micro‑B。它们都只有4根引脚：VBUS、D+、D‑、GND。Type‑A是上游（主机）侧，Type‑B是下游（设备）侧，Micro‑B在手机和平板上几乎统治了好几年。
USB 3.x 连接器——在原来4根引脚的基础上增加了SS差分对（SSTX+、SSTX‑、SSRX+、SSRX‑）以及额外的GND。Type‑A和Type‑B都保留了兼容性：USB 3.0 Type‑A物理上可以插进USB 2.0母座，但高速信号引脚藏在内部。Type‑C则彻底变了样——24引脚，支持正反插、最高240W PD、双角色切换……
下面这个表格把主流连接器的引脚定义列清楚，方便你们做原理图时对照。
| 连接器类型 | 引脚数 | 关键引脚（USB 2.0部分） | 关键引脚（USB 3.x部分） | 特殊说明 |
|---|---|---|---|---|
| Type‑A（标准） | 4（USB 2.0）/ 9（USB 3.x） | VBUS, D+, D‑, GND | SSTX±, SSRX±, GND_DRAIN | 主机侧，母座有弹片 |
| Type‑B（标准） | 4（USB 2.0）/ 9（USB 3.x） | VBUS, D+, D‑, GND | SSTX±, SSRX±, GND_DRAIN | 设备侧，插头有直角方口 |
| Micro‑B | 5（USB 2.0）/ 10（USB 3.x） | VBUS, D+, D‑, GND, ID | SSTX±, SSRX±, GND_DRAIN, SS_ID | ID用于OTG识别；USB 3.x版本物理尺寸宽 |
| Type‑C | 24 | VBUS×4, GND×4, D+/D‑, CC1/CC2, SBU1/SBU2 | SSTX1±, SSTX2±, SSRX1±, SSRX2± | 正反插通过CC引脚协商角色和PD |
重点提醒：Type‑C的CC引脚（Configuration Channel）不仅用于检测插入方向，还承担了PD通信和电流能力宣告的任务。我曾经碰到过一款样品，CC上拉电阻选错值，结果设备只能识别为500mA（标准下行），连快速充电都触发不了。所以画原理图时，CC引脚一定不能按“D+/D‑”的思路简单处理。
3.2 线缆阻抗要求
USB信号是差分传输的。差分阻抗设计的目标是90Ω（±15%）。为什么偏偏是90Ω？因为USB协议规范在定义驱动器和接收器时就假定信道特性阻抗为90Ω差分，你非改成75Ω或者100Ω，信号反射就会把眼图砸烂。我亲自用TDR（时域反射计）测过一根山寨线，差分阻抗只有75Ω左右，结果在5Gbps速率下眼高直接掉了30%。
那什么决定了线缆的差分阻抗？说白了就三样：导体直径、绝缘厚度、绞线节距。USB 3.x的SSTX和SSRX对需要独立屏蔽，而且对内两根线的绞距要严格控制。下面是USB‑IF对线缆阻抗的具体要求（摘自主流规范版本）。
| 参数 | USB 2.0 | USB 3.x（单个差分对） | USB4（20Gbps） |
|---|---|---|---|
| 差分阻抗（差分） | 90Ω ± 15% | 90Ω ± 10% | 90Ω ± 7% |
| 共模阻抗（对地） | 30Ω ± 15% | 30Ω ± 10% | 30Ω ± 5% |
| 对内延迟偏差 | ≤ 50 ps | ≤ 25 ps | ≤ 15 ps |
| 线缆总长（无中继） | 5 m（低速/全速2.0） | 3 m（普通铜缆） | 0.8 m（典型） |
实战小技巧：做USB 3.2 Gen2（10Gbps）或USB4时，我建议你选线缆时要求供应商提供TDR报告，重点看差分阻抗在信号上升沿（~35 ps）下的平坦度。如果阻抗曲线在连接器焊盘处有个大的凹陷（比如降到75Ω），大概率是焊盘设计或者线缆端接没做好。这种情况在量产中很常见，提前和线材厂对好阻抗POH（参数超标限）能省去很多返工。
你可能会问：USB 2.0只有D+/D‑两根线，也需要90Ω吗？答案是必须。虽然全速模式（12Mbps）对阻抗不敏感，但高速模式（480Mbps）依然依赖于90Ω匹配。我在早期一个项目中偷懒用了普通排线，结果高速模式完全起不来，后来换成绞线结构才通过电气测试。
3.3 屏蔽与EMC考量
USB线缆通常包含至少一层总屏蔽（编织或铝箔），高速差分对还会加独立屏蔽。为什么？因为差分信号虽然共模抑制能力强，但USB线缆上走的是几Gbps的上升沿，产生的谐波可以覆盖几百MHz甚至更高。不加屏蔽，你就是一根大天线——既往外辐射，又容易被外界干扰。
USB‑IF和FCC都对辐射有严格限制。以FCC Part 15 Class B为例，在30MHz‑1GHz范围内限值是40dBµV/m以下（3米法）。我见过很多实验室测试失败的原因并不是PCB设计有问题，而是线缆的编织覆盖率不够（低于85%）或者屏蔽层接地方式不对。
关于接地，这里有个常见的坑：屏蔽层应该单端接地还是双端接地？实际工程中，USB设备侧的屏蔽层通常通过连接器外壳接机箱地，主机侧也是同样。如果两侧都接大地，可能形成地环路，反而引入低频噪声。我的建议是：在设备端设计一个RC网络（100nF串联1MΩ）连接到信号地，既能泄放高频骚扰，又避免直流环路。
我曾经踩过的坑——屏蔽层“悬空”
有一款消费类产品做辐射发射预扫，发现290MHz处超标6dB。排除了PCB和芯片，最后用近场探头扫线缆时发现整个线缆都在发光。拆开线缆，发现屏蔽层焊点只在连接器一端焊了几根线，另一端完全悬空。供应商为了省成本，把编织网和铝箔当成“装饰”用。那一次我们紧急换了合规线缆，辐射直接降了12dB。从那以后，我要求所有USB线来料时增加屏蔽层直流电阻检查（从插头外壳到插头外壳电阻应小于0.1Ω）。
EMC一致性测试中还有一个容易被忽略的项目：静电放电（ESD）。USB连接器是裸露的金属外壳，人手经常触碰。IEC 61000‑4‑2要求接触放电±8kV，空气放电±15kV。连接器外壳必须可靠接到系统大地，同时信号引脚（D+/D‑/SS）需要加TVS管。TVS管的结电容不能太大——USB 2.0高速要求≤3pF，USB 3.x和USB4要求≤0.5pF。你用1pF的管子放在10Gbps链路上，信号边沿会被削圆，眼图闭合。这个比例我在实验室反复验证过。
3.4 连接器与线缆设计知识脉络
下面这张图把本章的核心要素串起来了。你从连接器引脚定义出发，接着关心线缆阻抗与屏蔽，最后落在EMC验证上。每一步都有具体参数和工程决策点。
本章小结：连接器引脚不是画对了就完事——线缆的差分阻抗直接影响信号完整性，屏蔽和接地又决定了能否通过EMC。我自己的经验是：在项目初期就把连接器、线缆、屏蔽方案三个要素一起纳入BOM选型和电气验证计划。等PCB打样回来再想换线缆，往往要牵扯结构、认证，代价就大了。
最后说一句：千万别小看USB连接器那几根金属针。有一次我为了缩短供应链，换了一款外观一模一样的Type‑C母座，结果CC引脚焊接后出现微短路（回流焊锡膏残留），整批产品插U盘不识别。后来我要求工厂做三件事——上X‑ray抽检焊点、过AOI检测引脚间锡珠、做100%插拔力测试。从那以后，连接器来料再没出过批量问题。