3. 高速数字系统传输线理论回顾
做SI/PI这么多年，我越发觉得，数字设计发展到今天，实际上就是在跟传输线打交道。你可能觉得，低频电路里那根铜线就是一根导线，高低电平一清二楚。
但频率一上去，情况就变了。信号在PCB走线上跑，不光是跑在路上，更像是水在管道里流动，有波的性质。
核心认知：当信号的传播延时 ≥ 1/6 信号上升时间时，PCB走线就必须当作传输线来处理。换句话说，你的信号边沿越陡，板子上的走线就越像是一条“传输线”。
3.1 什么是传输线？直觉理解
说白了，传输线就是由两根导体构成的信号路径。一根是信号线，一根是参考平面（比如地平面）。信号在它们之间形成一个随时间变化的电磁场。
我举个例子你就明白了。你拿着一根绳子，一头固定，另一头快速抖一下。这个“抖动”会沿着绳子传播，最终传到固定端。这就是行波。PCB上的信号也是这样传播的。它不是一瞬间就让接收端电平跳变，而是需要一个传播过程。
我在项目中遇到过一种情况：板子上的时钟频率并不高，才100MHz，但信号质量很差。找来找去，发现问题出在一条长达8英寸的走线上。这条走线的延迟接近1ns，而驱动器的上升沿只有1.5ns，刚好超过了1/6的经验法则。这条线已经是一个典型的传输线了，会产生反射和振铃。
从模型上看，传输线可以等效成一组分布式的R、L、C、G。每单位长度都有电阻、电感、电容、电导。这些分布参数共同决定了信号在传输线上的行为。
| 分布参数 | 符号 | 单位 | 物理意义 |
|---|---|---|---|
| 分布电阻 | R' | Ω/m | 导线本身的欧姆损耗 |
| 分布电导 | G' | S/m | 介质材料的漏电损耗 |
| 分布电感 | L' | H/m | 电流产生的磁场储能 |
| 分布电容 | C' | F/m | 两导体间的电场储能 |
实际的传输线，我们通常可以分成两种：
- 无损传输线：R'和G'忽略不计，理想情况。
- 有损传输线：考虑电阻损耗和介质损耗，更贴近真实情况。
在10Gbps+链路中，铜箔的趋肤效应和介质损耗已经不能忽略。很多工程师还在用Lossless模型做仿真，结果眼图是睁开的，板子做回来却打不开。这种坑，我踩过不止一次。
3.2 特征阻抗：传输线的“身份ID”
传输线有一个最重要的参数——特征阻抗 Z₀。很多人以为它是用万用表测出来的直流电阻，大错特错。
特征阻抗是传输线对行波表现出来的瞬态阻抗。对于无损传输线，它的计算公式很简单：
Z₀ = sqrt(L'/C')
Z₀ = Z₀ / sqrt(εᵣ)
嗯，第二个公式是实际工程用的简化版，Z₀通常是自由空间波阻抗377Ω除以介质介电常数的平方根。
实际PCB设计，我们最常用的几种阻抗控制：
- 50Ω单端
- 100Ω差分
- 90Ω差分（USB）
- 75Ω单端（视频/RF）
经验提示：在设计阶段，提前与PCB板厂确认你的阻抗控制目标是否可以做到。±10%是常见范围，±5%需要更高成本。我曾经因为阻抗目标设得太苛刻，导致供应商无法交付，重新叠层又花了两周。
3.3 反射现象：信号畸变的元凶
信号在传输线上跑，遇到阻抗不连续的地方就会产生反射。比如线宽突变、过孔、连接器、分支线、stub……这些统统都是阻抗不连续点。
反射的强度用反射系数 Γ 来描述：
Γ = (Z_load - Z₀) / (Z_load + Z₀)
当负载阻抗 Z_load 等于传输线特征阻抗 Z₀ 时，反射系数为0，这叫“阻抗匹配”。
我们看几个极端情况：
- 开路（Z_load = ∞）：Γ = 1，全反射，电压翻倍。
- 短路（Z_load = 0）：Γ = -1，全反射，电压反向。
- 匹配（Z_load = Z₀）：Γ = 0，无反射，能量全部被负载吸收。
真实反射波形是什么样的？我给你画个示意图就知道了。
注意：反射不仅造成过冲/下冲，还会导致振铃、阶梯波、时序裕量降低。更隐蔽的问题是——多次反射会引起数据眼图闭合，这是SI退化的典型表现。
3.4 阻抗匹配的三种方式
为了避免反射，必须在源端、末端或中间做阻抗匹配。我个人总结最常用的三种方法：
- 串联端接（源端匹配）：在驱动器的输出端串联一个电阻，使输出阻抗 + 串联电阻 ≈ Z₀。优点是功耗低，适合点到点走线。
- 并联端接（末端匹配）：在接收端并联一个电阻到GND或VTT，使并联电阻 = Z₀。优点是吸收反射彻底，适合多负载和双向信号。
- AC端接：在接收端用一个电阻串联电容，再拉到GND。优点是等于隔直电容 + 电阻匹配，适合需要隔离直流分量的场景。
这张图帮你梳理传输线理论的几个关键节点。虚线连起来就能看出从传输线基础参数到特征阻抗，再到反射和匹配的完整链条。
3.5 信号传播速度与趋肤效应
信号在PCB上传播的速度受介质介电常数影响：
v = c / sqrt(εᵣ)
其中 c = 3×10⁸ m/s（光速）。FR4的εᵣ大约4~4.5，因此信号在FR4上的传播速度大约是光速的一半，约15cm/ns。
这和你的走线延迟、时序预算直接相关。我曾经算错过一根DDR3数据线的走线延迟，导致读数据一直不稳定，最后发现是延时差了几个皮秒。
还有一个不能忽视的物理效应——趋肤效应。
趋肤深度 δ = sqrt(ρ/(π·f·μ))，随着频率增加，电流被挤到导线表面薄层中流动，有效导电截面积减小，导线的高频电阻增加。
比如，在1GHz时，铜的趋肤深度大约是2μm，你想想，10mil宽、1oz铜厚（35μm）的走线，大部分铜都在“摸鱼”，真正用来导通的只有表面薄薄一层。
- 高频下电阻增加 → 衰减增加 → 眼图高度降低
- 趋肤效应导致信号传播速度也略有变化
- 低损耗材料（如 Rogers、Megtron 6）在这方面表现更好
3.6 反射的蝴蝶效应：从一次反射到数据畸变
你可能觉得，一次反射没什么大不了的，不就是过冲大一点嘛。
但实际系统里，有多个阻抗不连续点，反射会来回弹。驱动端输出信号，遇到第一个不连续点A反射一次；反射波回到源端，源端也未必是匹配的，又会反射回去。如此反复，形成多重反射。
多重反射的结果是什么？是波形上叠加了很多“小台阶”，接收端采样时，电平落在不确定区，出现误码。严重时，眼图完全闭合，数据流直接断。
避坑指南：我曾经排过一块板子的SI问题。现象是1.8V LVDS信号偶尔跳错。TDR测试发现连接器处有严重阻抗突变。查设计资料，连接器焊盘是3个过孔堆叠，形成一个大stub。去除多余过孔后，反射问题消失。
3.7 本章小结
- 传输线由分布RLCG构成，当传播延迟大于1/6信号上升时间时必须使用传输线理论。
- 特征阻抗 Z₀ 是行波的瞬态阻抗，由叠层结构决定，必须控制。
- 反射系数 Γ 决定信号反射幅度，阻抗不连续是反射的根本原因。
- 源端/末端/AC端接三种方式实现阻抗匹配。
- 趋肤效应在高频时显著增加损耗，影响眼图质量。
- 多重反射是数据畸变的深层机理，排障时可以借助TDR定位阻抗突变点。
搞传输线理论，不是为了考试，是为了实实在在把眼图打开。后面讲具体排查方法时，这个基础会反复用到。