特性阻抗基础：传输线模型、定义与常见PCB阻抗值

要搞懂TDR测试，第一步得先明白我们到底在测什么。

说白了，就是传输线的特性阻抗。

你可能听过“阻抗匹配”、“50欧姆走线”这些词。但它们到底是怎么来的？

我刚开始接触高速设计时，也只觉得这是个必须遵守的“规矩”。直到有一次，一块板子因为阻抗没控制好，眼图关得一塌糊涂……嗯，从那以后我才真正去深挖背后的原理。

传输线模型：信号走的不是“导线”，是“波导”

你想想看，低频电路里我们拿万用表量一根导线，电阻几乎为零。但信号频率一高，情况就完全不同了。

高频信号在PCB走线上传播，本质上是在导体和参考平面（通常是地平面）构成的介质中传播电磁波。

这时候，我们不能再用“一根导线”的模型来看它。得把它拆解成无数个微小的单元。每个单元都包含四个基本参数：

• R：单位长度的串联电阻（导体的欧姆损耗）
• L：单位长度的串联电感（电流变化产生磁场）
• G：单位长度的并联电导（介质的漏电损耗）
• C：单位长度的并联电容（导体间的电场储存能量）

这就是经典的分布参数模型。我习惯把它想象成一条由无数个“小弹簧”和“小电阻”串并起来的链条。

对于高速PCB，通常损耗很小，我们可以用无损传输线模型来近似分析。这时候，R和G都忽略不计，只看L和C。

特性阻抗定义：那个关键的数字

特性阻抗（Zo）就是传输线在无限长时，信号的电压与电流之比。在无损模型下，它的计算简单得惊人：

Zo = √(L / C)      （单位：欧姆）

注意，L和C都是单位长度的电感和电容值。

这个公式非常有用。它告诉我，阻抗只由传输线的几何结构（决定了L和C）和介质材料（介电常数影响C）决定，跟线长没关系。

举个具体的例子。微带线（Microstrip），就是走线在PCB表层，下面是介质，再下面是参考平面。它的特性阻抗受线宽（W）、介质厚度（H）和介电常数（εr）影响。我个人习惯用这个公式做快速估算：

Zo ≈ (87 / √(εr + 1.41)) * ln(5.98 * H / (0.8 * W + T))

别被它吓到。你只需要知道，线越宽，L越小，C越大，阻抗越低。反过来也一样。

我做项目时，曾经遇到一个批量生产良率低的问题。排查半天，发现是板厂在压合时，介质厚度H胖了一点，直接导致阻抗偏高。从那以后，我每次投板都会特意在文件里备注关键层的介质厚度公差。

常见PCB阻抗值：你不该猜的数字

知道自己需要什么阻抗，比会算它更重要。在实际设计中，有几个值是标准化的：

阻抗值 (Ω)	典型应用场景	备注
50	射频信号、单端时钟、高速数据线（DDR data）	最通用的标准，兼顾功率传输和损耗
75	视频信号（如模拟视频）、部分广播系统	在消费类视频接口中很常见
90 ~ 100	差分信号（USB、HDMI、以太网）	通常指差分阻抗，即两根线之间的阻抗
28 ~ 40	DDR3/DDR4 单端信号（地址/控制线）	通常由芯片设计决定，较低阻抗利于驱动

你问我为什么是50欧姆？历史原因很多，但核心是它平衡了几个点：功率容量、信号衰减和制造工艺。我记得第一次做USB2.0设计时，我默认用了50欧姆单端，结果高速部分眼图怎么也调不好。后来才想起来，USB D+和D-是需要90欧姆差分阻抗的。细节决定成败。

知识框架：一张图看懂

为了帮你理清思路，我画了一张简单的图。展示从传输线模型到特性阻抗定义，再到实际设计值的逻辑链条。