第3章:信号完整性基础:阻抗、反射、传输线
做ATE测试最怕什么?不是程序跑不起来,而是你测出来的数据根本不可信。我刚开始带项目那会儿,就因为没搞懂信号完整性,硬生生把一块好板子判成了废品。后来才发现——是传输线阻抗不匹配引起的反射,把波形完全搞变形了。这一章,咱们就踏踏实实把阻抗、反射、传输线这三个底子打牢。
3.1 阻抗:不只是电阻那点事
很多人脑子里「阻抗 = 电阻」,这在直流电路里凑合能用。但到了高频,信号眼里看到的可不只是电阻。说白了,传输线上的阻抗是分布参数——特征阻抗 Z₀ 才是关键。它由单位长度的电感 L 和电容 C 决定:
Z₀ = √(L/C)
我做过一块 10 Gbps 的 SerDes 测试板,走线没按特征阻抗控,结果眼图完全闭合。后来换成指定阻抗的 PCB 材料,眼图一下就开了。经验告诉我:在 ATE 里,50 Ω 是默认线宽对应的目标阻抗,TDR 的标定也是基于这个值。
3.2 反射——信号被「弹回来」了
想象一下:你对着隧道喊话,前面有堵墙,声音就弹回来了。传输线上的反射也是这个道理。当信号从一段阻抗 Z₁ 走到 Z₂,在分界面处会产生反射波。
反射系数 Γ 定义了反射电压与入射电压的比例:
Γ = (Z₂ – Z₁) / (Z₂ + Z₁)
嗯,这里要注意:如果 Z₂ = Z₁,Γ = 0,完美匹配,没有反射。如果 Z₂ = ∞(开路),Γ = 1,全反射,信号电压翻倍。如果 Z₂ = 0(短路),Γ = –1,反射电压倒相。
3.3 传输线:从「导线」到「波导」
低频时你拿根跳线连起来就完事。但一旦信号上升时间小于传输延迟的 1/6,那根线就不再是导线,而是传输线。你想想,信号在上面走,是以电磁波形式传播的。
传输线分几种:
| 类型 | 结构 | 典型 Z₀ | ATE 场景 |
|---|---|---|---|
| 微带线 | 顶层走线,底下参考层 | 50~75 Ω | PCB 表贴测试点 |
| 带状线 | 内层走线,上下参考层 | 50~65 Ω | 多层板内层信号 |
| 共面波导 | 走线两侧有地 | 50~70 Ω | 高频探头接口 |
| 同轴电缆 | 内导体+外屏蔽 | 50 Ω 或 75 Ω | TDR 探头、VNA 接口 |
// 一个简单的反射系数计算示例(Python)
Z1 = 50.0 # 源端阻抗
Z2 = 75.0 # 负载阻抗
gamma = (Z2 - Z1) / (Z2 + Z1)
print(f"反射系数 = {gamma:.3f}") # 输出 0.200
这段代码看着简单,但在项目中我吃过亏:千万不要四舍五入 Z₂ 到整数。有一次就因为用 75 Ω 近似代替 74.8 Ω,算出来的反射系数差了 0.005,导致匹配网络设计偏了 5 Ω,眼图裕量直接没了。
3.4 阻抗不连续——反射的「元凶」
阻抗不连续的场景太多了:连接器、过孔、焊盘、拐角、线宽变化……每一个都是一枚小反射弹。
- 过孔:残桩(stub)越长,容性效应越大,TDR 上表现为一个下凹。
- 焊盘:额外电容使局部阻抗偏低。
- 拐角:45° 角比直角好很多,但高速下仍会产生微小反射。
3.5 核心知识体系:一张图讲清楚
下面这张图把阻抗、反射、传输线的逻辑串起来了。你从源端出发,沿着传输线走到负载,中间每一个阻抗突变都会产生反射波,最终叠加成你看到的信号。
从图中你能直观看到:信号从源出发,经过传输线,遇到阻抗突变点(过孔、焊盘、连接器等),部分能量反射回源端,剩下的继续往前。反射波与入射波叠加,造成过冲、下冲、振铃。在 ATE 测试中,TDR 就是通过发送阶跃信号并捕捉反射波的时间与幅度,来定位阻抗不连续的位置和大小。
3.6 教材里不常写的「传输线三大参数」
除了特征阻抗 Z₀,还有两个参数在 TDR 测试里天天用:
- 传播延迟 tpd:单位长度的延迟,典型值约 180 ps/ft(FR4 介质)。
- 衰减:导体损耗(趋肤效应)和介质损耗(正切角)共同作用,频率越高衰减越大。
我测过一个 40 英寸的背板,5 GHz 下衰减超过 3 dB,TDR 上根本看不清远端反射。后来只能降低频段分段测试。所以一定要先把介质选好,别等板子做出来再后悔。
3.7 一句话总结
阻抗匹配 → 消除反射 → 保证信号完整。这就是 ATE 里 TDR 能帮我们做的核心工作。下一层就是去看 TDR 仪器怎么具体测、怎么分析波形——那是第 4 章的事,这儿先不展开。
• 特征阻抗 Z₀ = √(L/C),50 Ω 是 ATE 标准
• 反射系数 Γ = (Z₂ – Z₁) / (Z₂ + Z₁)
• 传输线条件:tr < 2·tpd(经验法则:上升时间小于两倍传输延迟)
• 阻抗不连续的常见原因:过孔、焊盘、拐角、连接器
• TDR 通过反射波定位阻抗突变