时域反射原理：为什么脉冲能测出阻抗？
TDR——时域反射。说白了，就是往传输线里丢一个快脉冲，看它反射回来的波形长什么样。我个人习惯把TDR叫作“信号回波定位”，跟声纳、雷达的逻辑几乎一样。你丢个声波出去，撞到物体弹回来，根据回波时间算距离；TDR也一样，它丢的是阶跃脉冲，撞到阻抗不连续的地方就反射，回波的时间和幅度包含了位置和阻抗信息。
我刚开始接触射频测试时，总觉得TDR是个玄学。直到有一次项目里要测一块高速PCB的信号质量，信号眼图总塌，常规手法查不出原因。后来搬出TDR，一测，发现走线中间有个5变的阻抗台阶。排查下来，是过孔返回路径被信号层切割了。从那以后，我对TDR的信任度直接拉满。
反射是怎么产生的？
信号是一条线上的能量波。当它从一个阻抗区域进入另一个阻抗区域时，能量必须重新分配。这个分配规则很简单：
- 阻抗不变——能量全过去，不反射。
- 阻抗变大——部分能量被“顶”回来，产生正反射。
- 阻抗变小——部分能量被“拉”住，产生负反射。
你想想看，这跟水管道理一模一样。水管粗细变细，水压会弹回来；变粗，水压会跌一下。理解了水管，就理解了TDR的反射基础。
反射系数——量化你看到的反射
光讲定性不够，我们得定量。反射系数就是用来描述反射强度的比值。
反射系数公式：
Γ = (ZL - Z0) / (ZL + Z0)
其中 Γ（Gamma）是反射系数，ZL 是负载阻抗（即你测到的那个不连续点的阻抗），Z0 是传输线的特性阻抗，通常就是 50Ω。
举个例子，系统是 50Ω，你测到一个点阻抗是 75Ω：
Γ = (75 - 50) / (75 + 50) = 25 / 125 = 0.2
反射系数 0.2，意味着有 20% 的能量被反射回来，极性为正。如果测到一个点阻抗是 25Ω：
Γ = (25 - 50) / (25 + 50) = -25 / 75 = -0.333
反射系数 -0.333，说明有 33.3% 的能量反射回来，但极性是负的。
我个人的记忆技巧：反射系数有正负之分，正号代表阻抗变大，负号代表阻抗变小。这在ATE测试中非常关键，帮你一眼判断是开路倾向还是短路倾向。
从反射系数反推阻抗——TDR的逆运算
TDR仪器不会直接给你反射系数波形，它给你的是阻抗随距离变化的曲线。怎么得到的？其实就是把上面的公式倒过来用。
已知系统阻抗 Z0 和测出的反射系数 Γ，阻抗 ZL 就是：
阻抗计算公式：
ZL = Z0 × (1 + Γ) / (1 - Γ)
一块来看个实战换算表，这个表在我做测试时经常被翻出来：
| 反射系数 Γ | 反射能量占比 | 计算出的阻抗（50Ω 系统） | 物理含义 |
|---|---|---|---|
| +0.33 | 33% | ~100Ω | 开路倾向明显 |
| +0.2 | 20% | ~75Ω | 轻微开路倾向 |
| 0 | 0% | 50Ω | 完美匹配 |
| -0.2 | 20% | ~33Ω | 轻微短路倾向 |
| -0.33 | 33% | ~25Ω | 短路倾向明显 |
我曾经踩过的一个坑：有一次我用TDR测一个高频连接器，波形上看反射不明显，以为匹配良好。后来换了更高带宽的TDR模块，才发现反射虽然小但位置很集中。低带宽TDR会“模糊化”短距离的阻抗突变，让你误以为是个平缓变化。千万记住：TDR的上升时间决定空间分辨率，别用慢脉冲去测快结构。
TDR测量的核心流程
把这个过程串起来，TDR测阻抗的基本路径是这样的：
- 发射脉冲——TDR发送一个快速上升的阶跃脉冲进入待测传输线。
- 信号传播与反射——脉冲在线上传播，遇到阻抗变化点，部分能量反射回来。
- 采样与数字化——TDR内部的采样头捕获反射波形，转换到数字域。
- 时域到距离转换——利用传播速度和往返时间，算出每个反射点距信号源的距离。
- 反射系数到阻抗转换——把每个时间点的反射系数代入公式，反演出完整的阻抗/距离曲线。
这个流程看起来简单，但每一步都会引入误差。我个人建议初学者先拿一根已知的 50Ω 标准线跑一次全流程，验证系统没有系统偏差，再去测 DUT（待测器件）。
反射系数与阻抗计算的核心公式总结
说一千道一万，TDR工程师最需要记住的其实就是两个公式的来回变换：
公式一：反射系数定义
Γ = (ZL - Z0) / (ZL + Z0)
公式二：阻抗反推
ZL = Z0 × (1 + Γ) / (1 - Γ)
这两个公式是整个TDR理论的两根支柱。你不需要背复杂的电磁场理论，但一定要把这两个公式玩到烂熟。
我个人的小习惯：在ATE测试脚本里，我往往会预计算一张阻抗查值表，把 Γ 从 -1 到 +1 按0.01步进算好对应的 ZL。这样在 QA 环节核对 TDR 波形时，不用拿计算器，一眼就能估算阻抗。
为什么阻抗匹配在ATE中如此关键？
你可能要问：就一个阻抗数，值得折腾这么复杂吗？嗯，当然值得。在ATE环境下，被测器件通过探针卡或负载板连接到测试仪通道。路径上任何一个阻抗不匹配，都会造成信号反射，导致测试结果偏差。尤其是高速数字和射频芯片，一个阻抗台阶就能让眼图闭合，让 BER（误码率）测试彻底翻车。
我记得有一次帮同事排查一个SoC芯片的电源噪声测试失败问题。我们翻遍了所有方案都没找到原因，最后我用TDR扫了一下PCB走线，发现供电走线经过一个BGA焊盘时突然阻抗跌了20Ω。那个焊盘设计的时候没做阻抗优化，成了“电源信号的瓶颈”。修复之后，测试一次性通过。
重要提醒：TDR测量有一个致命陷阱——它测量的是传输路径上所有反射的累加。当多个不连续点靠得很近（小于TDR上升时间对应的空间分辨率），你会看到“模糊成一片”的阻抗，而不是一个个独立的事件。这种情况在ATE负载板上非常常见，尤其是高密度BGA芯片的扇出区域。解决办法是：用更快的TDR（更小的上升时间）来提高分辨率，或者直接用频率域网络分析把数据变换到时域。
好，关于TDR基础——时域反射原理、反射系数和阻抗计算，我们就先聊到这儿。这些概念是后续所有去嵌技术的基石。把反射系数和阻抗换算玩熟，后面讲传输线模型和去嵌算法时，你才不会觉得吃力。