1、信号完整性概述与阻抗概念
先聊聊我入行时的感悟吧。刚做高速数字设计那会儿，我觉得只要逻辑对、频率跑得起来就行。直到有一次，一块 DDR3 的板子上电后直接罢工——波形惨不忍睹。示波器抓出来全是回沟和过冲。从那以后我就明白了：信号完整性（SI）不是锦上添花，是硬门槛。
什么叫信号完整性？说白了，就是保证信号从驱动端到接收端，形状不变、时序不乱、幅值不掉。但现在速率动不动几 Gbps，上升沿快到皮秒级，PCB 上的一小段走线都可能变成天线或者反射源。
1.1 阻抗到底是个什么东西？
嗯，阻抗（impedance）这个词，大家都不陌生。但在高速领域，它的含义变了。我们平时说“电阻”，那是直流概念。而阻抗是频率的函数，包含电阻、电感和电容的综合效应。
我需要你记住一句话：信号的传播速度远远快于电路的通断速度。在信号刚出发的那一瞬间（纳秒级），它根本不知道自己要去哪儿。它看到的，只有脚下那根传输线的瞬时阻抗。
这个瞬时阻抗，也叫瞬态阻抗（Transient Impedance）。如果它沿途一直不变，信号就畅通无阻。一旦变了——好，反射就来了。
1.2 特征阻抗 —— 传输线的“身份证”
先看一个公式：
Z0 = √(L / C)
注意，这里的 L 和 C 是单位长度的分布电感和分布电容。这个 Z0 就叫 特征阻抗（Characteristic Impedance）。
只要传输线均匀（截面不变、介质均匀、参考层完整），这个 Z0 就是固定的,与线长、频率无关（理想情况）。我习惯把特征阻抗理解成：传输线给信号准备的一条“特定宽度的马路”。
常见标准：
- 单端信号： 50Ω（最常用，兼容性和功耗的折中）
- 差分信号： 100Ω（USB、PCIe、以太网）
- 射频： 75Ω（视频/有线电视）
我见过一堆刚入行的工程师，Layout 时随便设了个线宽，结果阻抗跑到 70Ω 以上。问他们为什么？回答说“看着顺眼”。这其实挺要命。
1.3 均匀传输线的阻抗特性
事情变理想的前提是什么？——传输线均匀。
在理想均匀传输线中：
- 沿线的特征阻抗 Z0 处处相等
- 信号看到的负载 ZL = Z0 时，无反射
- 信号的反射系数 Γ = (ZL - Z0) / (ZL + Z0)
大家想想看，如果 ZL = Z0，Γ 就是 0，信号爽爽地一头扎进负载。很多设计的问题，根源就在 一端匹配了但另一端没匹配，导致信号在线上来回弹。
我个人习惯的做法是：先把均匀传输线模型跑一遍，得到理想阻抗下的信号质量。然后再加入非理想因素（过孔、stub、变线宽），对比结果。这样做的好处是——你一眼就能看出“故障点”在哪儿。
| 参数 | 理想均匀线 | 现实场景 |
|---|---|---|
| Z0 | 固定值 | 受加工精度影响 ±10% 常见 |
| 反射 | 仅端口端接不匹配时 | 沿线多处阻抗跳变 |
| 损耗 | 理想无耗 | 趋肤效应和介质损耗 |
| TDR 波形 | 平坦直线 | 有起伏、有尖刺 |
1.4 本章知识体系
总结一下——信号完整性不是玄学，是物理。阻抗也不是一个数字，是信号在传输线上的瞬时感受。均匀传输线给我们提供了一个理想的基准，但现实设计就像一场阻抗匹配的博弈。接下来的课程里，我们会用 TDR（时域反射计）把这些看不见的阻抗变化“照”出来。