1. PDN 简介：电源分配网络的作用与挑战
1.1 什么是 PDN？它到底管什么？
电源分配网络，英文叫 Power Distribution Network，简称 PDN。你想想看，一块 PCB 上少则几十个、多则上千个芯片同时工作，谁给它们供电？就是 PDN。说白了，PDN 就是从电源模块（VRM）开始，经过电容、PCB 走线、过孔、平面层，一直通到芯片内部的供电焊盘，再到片上开关电路的那一整条路径。
它的任务听起来很简单：在芯片需要电流的时候，能及时、稳定地把能量送过去。但因为现代芯片工作频率高、电压低、电流大，这个「送能量」的过程远没有想象的那么容易。
我记得早期做一块 DDR3 板子时，电源纹波超标了 50mV，结果系统隔几分钟就死机一次。当时查了好久才发现是去耦电容放置不当，高频电流回不来。那之后我就彻底理解了——PDN 不是一堆铜皮和电容凑在一起就行，它是一整套阻抗控制工程。
1.2 核心挑战：为什么 PDN 越来越难设计？
我们拆开来看，主要有三个矛盾：
- 电压越来越低，但电流越来越大 —— 核心电压从 3.3V 降到 1.2V、0.9V，甚至 0.6V，而电流能飙到 100A 以上。同等纹波百分比下，噪声容忍度越来越苛刻。
- 瞬态电流变化极快 —— 芯片在几十纳秒内从休眠切到全速，di/dt 动辄 109 A/s 级别。PDN 如果响应不过来，电压会瞬间塌陷。
- 频率范围跨度大 —— 从 DC 到 GHz 都必须在低阻抗下工作。低频靠 VRM，中频靠电容，高频靠平面和封装，每一段都不能掉链子。
你可能会问：“那目标是什么？”
我们真正想做的，是把 PDN 从电源到芯片整个回路的阻抗，在所有关心的频率上都压在一个阈值以下。这个阈值就是「目标阻抗」。在后续章节我们会详细计算它，但先记住核心公式：
Ztarget = (VDD × 纹波比例) / Itransient
单位是欧姆。通常纹波比例取 1%~5%，Itransient 是最大瞬态电流变化量。
1.3 PDN 的物理组成与各层阻抗角色
要搞懂目标阻抗，就得先看清楚 PDN 由哪几层构成。我习惯把 PDN 分成 5 个层级：
| 层级 | 典型器件/结构 | 有效频率范围 | 阻抗特性 |
|---|---|---|---|
| VRM（电压调节模块） | DC-DC buck 转换器 | DC ~ 几百 kHz | 输出电容 + 环路带宽限制，低频区起主导 |
| 体电容（Bulk Cap） | 钽电容、铝聚合物电容、大 MLCC | 100 kHz ~ 几 MHz | 提供中频电流储备，ESR/ESL 关键 |
| PCB 平面与去耦电容 | 电源/地平面、小 MLCC、X2Y 电容 | 几 MHz ~ 几百 MHz | 平面自谐振、电容 ESL 限值 |
| 封装/基板 | 封装内走线、片上去耦电容 | 几百 MHz ~ 几 GHz | 封装寄生电感/电容，片上电容有限 |
| 芯片片内 | 片上去耦电容（MOSCAP、MIMCAP） | 几 GHz ~ 几十 GHz | 片内电容密度决定了高频阻抗基线 |
注意，每一级都有自己的有效频段，超过这个频段阻抗会快速上升。PDN 设计的本质，就是让各级的阻抗曲线平滑衔接，在整个频域内都低于目标值。
我曾经踩过一个大坑：为了省成本，在 PCB 上只放了一堆 100nF 电容，以为能覆盖所有频段。结果高频阻抗超标，芯片内部电压噪声高达 200mV，直接导致通信误码。后来补加了 10μF 和 1μF 的多组电容，才把阻抗压下去。记住——单种电容解决不了所有频率问题。
1.4 PDN 设计的整体框架（核心知识结构）
我把 PDN 设计的流程画成一张图，方便你建立整体认识。这张图贯穿整个课程，你可以随时回来参考。
这张图里有两个核心思维你得记住：
- 频域分解 —— 把目标阻抗按频率切分成几段，每段交给对应级别的电容或平面去承担。
- 层级分担 —— VRM、体电容、PCB 平面、封装、片上去耦电容各管一段，你不能指望一个电感把全频段压下去。
我自己的设计习惯：拿到新项目后，先列一个频段责任表，标出各频段主要由哪个层级负责，再分别算各层能提供的最大阻抗。如果某一层对应频段的阻抗已经超标，就优先强化那一层，而不是盲目增加电容数量。这比“拍脑袋堆电容”有效得多。
1.5 一个简单的例子帮你建立直觉
假设一个 FPGA 核心电压 1.0V，纹波要求 3%，瞬态电流变化 10A。目标阻抗就是：
Z_target = (1.0V × 0.03) / 10A = 3 mΩ3 毫欧！你想象一下，一根 1cm 长的 PCB 过孔寄生阻抗就可能大于 1 mΩ。再加上平面、芯片封装、去耦电容的 ESL……所以整个 PDN 设计就是要跟每一个毫欧斤斤计较。
你可能觉得 “才 3mΩ，也太苛刻了吧？” 没错，现代低压大电流系统就是这个量级。所以才有专门的多层板、嵌入式电容、超低 ESR 电容、封装内各种寄生抵消技术。
1.6 小结与预期收获
这一章我们只讲了最基础的概念：PDN 是啥、核心挑战在哪、目标阻抗怎么来的、PDN 由哪些层级构成。你可能觉得还不痛不痒，别急，从下一节开始我们就逐个深入那些技术细节——怎么仿真每层阻抗、怎么选电容、怎么建模平面、怎么测量验证。
但请先把这张知识结构图印在脑子里。后面的所有章节，都是围绕这张图的每个节点展开的。