第三章 目标阻抗定义:如何确定PDN的目标阻抗曲线?

好了,咱们开始讲目标阻抗。这东西说白了就是PDN设计的总纲。你后面所有的电容计算、电源层设计、过孔规划,说到底都是为了实现这个目标阻抗。

很多初学者容易搞混一个概念:目标阻抗不是芯片手册里直接画给你的。它是一条我们自己算出来的曲线。芯片只告诉你电压、电流、纹波要求,剩下的推导活儿,得咱们自己来。

3.1 目标阻抗的本质:一个简单的除法

定义其实特别简单。目标阻抗 Ztarget 就是PDN允许的最大动态阻抗。公式就一个:

Ztarget (f) = (VDD × ΔV%) / ΔI(f)

这个公式很多书上都写,但我发现很多人其实没真正理解。我换个说法:芯片需要电流时,PDN能不能把电压稳住?能稳到什么程度?

比如一个芯片工作在1.0V,允许5%的纹波,那允许的电压波动就是50mV。假如它瞬态电流变化是10A,那这段路径上的阻抗就不能超过5mΩ。

就这么简单。但实际做起来,难点全在细节里。

参数 符号 说明
供电电压 VDD 芯片核心电压,越低越敏感
纹波容限 ΔV% 通常是3%~10%,高速器件更严格
瞬态电流变化 ΔI 最差情况下的电流跳变幅度
目标阻抗 Ztarget 全频段不能超过这个值

3.2 电流变化 ΔI 到底怎么取?

这里就是第一个「坑」。芯片手册里通常只给一个最大功耗电流,比如10A。但ΔI不是这个10A,而是 瞬态电流的变化量。

我一个朋友犯过这错——他直接用10A去算目标阻抗,结果算出来的要求特别高,电容放了一大堆,成本直接爆炸。后来发现实际ΔI只有3A,完全不用那么夸张。

经验分享:我一般这么估——先看芯片输出电流的负载步进,比如芯片能从2A蹦到8A,那ΔI就是6A。如果手册没写,我习惯取满负荷的50%~70%作为瞬态电流变化量。保守点总没错。

还有个常见做法是直接用功耗分析工具跑仿真,提取最差情况下的di/dt。你想想看,芯片内部晶体管同时翻转时,电流变化可比稳态电流大得多。

3.3 频率怎么考虑?——目标阻抗是一条曲线

刚才说Ztarget = 50mV / 10A = 5mΩ,这只是静态值。但实际上PDN的阻抗会随频率变化。10MHz时可能是5mΩ,到了100MHz就变成50mΩ了。

所以目标阻抗是一条曲线,不是一根横线。低频端主要受VRM调节速度限制,中频段靠电容阵,高频段完全靠芯片封装和PCB的寄生参数。

我个人习惯分三个频段去考虑:

  1. DC~1MHz:VRM负责,电感够大,低频阻抗靠反馈环路压住。
  2. 1MHz~100MHz:电感和电容的串联谐振在起作用,这部分最难算。
  3. 100MHz以上:封装寄生参数主导,板上电容已经没啥用了。
关键观点: 目标阻抗曲线不是一劳永逸的。芯片工作频率变高、负载模式变复杂,曲线就得重新画。每个项目我都要重新过一遍这个推导过程,因为「偷懒照抄」可是出过问题的。
目标阻抗曲线确定流程 获取VDD与ΔV% 评估ΔI与di/dt 划分频率区间 计算Ztarget 初步曲线绘制 检查拐点/校验 最终目标阻抗曲线 Ztarget(f) ΔI取法直接影响曲线形态 一定要区分低频与高频段

3.4 实际画曲线的步骤

嗯,流程我刚才用SVG画出来了。我再把步骤拆开说一下:

  1. 翻芯片手册:找核心电压、工作频率、瞬态电流变化率。找不到就给个保守估计。
  2. 算Ztarget:用纹波电压除电流变化量。
  3. 定频率边界:一般从DC到芯片主频的3次谐波。比如1GHz芯片,至少看到3GHz。
  4. 做频段划分:VRM段→电容段→封装/PCB寄生段。
  5. 折线化处理:实际阻抗曲线往往是折线——低频低阻、高频抬升。别指望全频段一条直线。
避坑提示:
· ΔI要取最大瞬态变化,不是平均电流。
· 频率上限至少到芯片工作频率的3倍。

我以前有个项目就是因为只看到2倍频,结果高频段电容选型错误,后期改版花了好几万。

3.5 经验谈:曲线松一松还是紧一紧?

实际工作中,你会发现目标阻抗曲线有三种常见做法:

风格 适用场景 风险
严格约束(紧) 服务器CPU、高速ASIC 成本高、电容多、布局紧张
宽松约束(松) 消费类、IoT产品 可能引起时序错误、芯片重读
按需分段 大部分项目 需精确定义频率转折点

我个人习惯是用「松紧结合」的方式:低频段(VRM)严格压住,因为这块换电容成本最低;高频段(>100MHz)适当放宽,但必须跟芯片厂商确认封装能否扛得住。这样做既能控制BOM,又能保证性能。

我记得有次做服务器项目,芯片要求全频段低于1mΩ,算出来根本不可能。后来跟芯片厂家开了三天的会,才确认高频段可以放宽到8mΩ。你想想看,如果当时自己闷头设计,那得贴至少四倍的电容量,成本完全失控。

3.6 最后的检查清单

画完目标阻抗曲线,我习惯用这五点快速自检:

  • 有没有包含芯片的所有供电引脚?不同电源域要分开。
  • ΔI取的是不是最差情况?尤其是多核同步翻转时。
  • 频率范围够不够?我一般取芯片主频×5。
  • 是否区分了上电过程与稳态过程?启动时的电流冲击更大。
  • 有没有跟芯片厂商确认过曲线?宁可多确认,不要盲目猜。

好了,目标阻抗曲线的定义和推导方法就说到这。记住——曲线不是算出来就完事了,它是你后面所有设计决策的标尺。标尺画歪了,后面全白干。