第2章 信号完整性基本功：反射、串扰、损耗、眼图
各位做USB硬件的小伙伴，有没有遇到过这样的场景：明明原理图画得挺漂亮，PCB布局也照着参考设计来的，可一上示波器，眼图闭得像条缝，或者通讯就是不稳定，时好时坏？我当年第一次调USB 2.0 High-Speed的时候，就栽过这样的跟头。折腾了两周，最后发现罪魁祸首不过是走线阻抗不对，信号反射把眼图搞烂了。
信号完整性（Signal Integrity，简称SI），说白了就是研究“信号从驱动端到接收端，到底变成了什么样”。反射、串扰、损耗、眼图，这四个概念就像是SI的四大护法。你不搞清楚它们，做USB就像是蒙着眼过河。这一章，咱们一个个啃。
2.1 反射：信号路径上的“回音”
反射怎么来的？想象一下你在走廊里大喊一声，声音撞到墙又弹回来。电信号也是一样——当传输线上的阻抗突然变化，一部分能量就会反弹回源端。这就是反射。
USB差分对要求特性阻抗90Ω（±15%）。如果阻抗不连续，比如过孔、连接器、走线拐角，都会引起反射。反射会造成过冲、下冲、振铃，直接吃掉信号裕量。
我在项目中遇到过一块USB 3.0的板子，在Tx端的眼图始终分不开，拿TDR（时域反射计）一测，发现有一段过孔处阻抗跳到了110Ω。后来调整了过孔反焊盘和参考层间距，阻抗压回92Ω，眼图直接变敞亮了。所以，遇到眼图问题，先上TDR看阻抗曲线，是我个人的习惯套路。
- 反射的典型表现：过冲/下冲超过30%，振铃持续两个UI以上。
- 缓解手段：阻抗连续设计、源端串联匹配、末端并联端接。
2.2 串扰：隔壁邻居的“干扰”
串扰就是电磁耦合。一条走线上的信号，通过电场和磁场，在相邻走线上感应出噪声。你想想看，在PCB上走线密集得像早高峰地铁，串扰不严重才怪。
串扰分两种：近端串扰（NEXT）和远端串扰（FEXT）。差分对内部的正负线之间，理论上耦合很强，但外部串扰主要来自邻近的差分对或单端线。对于USB来说，特别是Type-C接口，差分对间距如果小于3倍线宽，串扰就可能超标。
我曾经调过一款USB 3.2 Gen 2的Receiver眼图，发现抖动特别大。排查了一圈，发现有一条USB 2.0的D+/D-线跟SS Rx线平行走了2英寸，间距只有5mil。把D+/D-单独拉开到12mil以上，抖动立马降了40%。这就是串扰的典型案例。
| 串扰类型 | 物理机制 | 对USB的影响 |
|---|---|---|
| 近端串扰（NEXT） | 容性耦合 + 感性耦合，在驱动端附近感应 | 降低噪声裕量，可能影响SSP Rx |
| 远端串扰（FEXT） | 主要靠感性耦合，在远端形成脉冲 | 导致眼图抖动，增加BER |
2.3 损耗：信号越走越弱
损耗是每个高频工程师的宿命。信号沿着走线跑，高频分量会因趋肤效应和介质损耗被衰减。说白了，就是高频能量被导线和PCB板材吃掉了。
两个主要损耗源：
- 趋肤效应：高频电流挤到导体表面，等效电阻增大。频率每翻一倍，趋肤深度按平方根减小。
- 介质损耗：电场在PCB绝缘层里来回极化，消耗能量。用耗散因子（Df）衡量，FR4的Df约0.02，到了5GHz以上，损耗严重。
USB 3.2 Gen 2×2的速率是20 Gbps，基频就接近10 GHz。用普通FR4，10英寸长的走线衰减能达到6-8 dB。所以USB规范里对通道损耗有明确限制：Tx到Rx的总插入损耗不能超过一定余量（具体看协议版本）。
2.4 眼图：信号质量的“体检报告”
眼图是什么？把接收端的数字信号按UI（单位间隔）叠加显示，就得到了眼图。眼图反映了信号的电压和时间裕量。一个健康的眼图，眼睛睁得又大又圆，中间空白区域（眼张开）就是接收机能正确采样的安全区。
衡量眼图的关键指标：
- 眼高（Eye Height）：眼图垂直方向开口，单位mV。USB 3.2 Gen 2要求眼高≥100 mV（具体看模板）。
- 眼宽（Eye Width）：水平方向开口，单位ps。一般要求≥0.6 UI。
- 抖动（Jitter）：包含随机抖动（RJ）和确定性抖动（DJ）。抖动会让眼宽变小。
我记得第一次看USB 3.0的一致性测试报告，眼图边缘毛刺丛生，抖动大得要命。后来用示波器分析抖动直方图，发现确定性抖动里有一个频率分量恰好等于开关电源的开关频率。换了更干净的LDO供电，眼图立马改善。
你看这张图，反射、串扰、损耗是三个独立又关联的物理现象，最终都会在眼图上表现出来。设计时不能孤立只抓一点，要通盘考虑。
2.5 小结：从概念到实战
反射、串扰、损耗、眼图，这四样是USB信号完整性的四大基石。我刚入行时也不理解为什么要学这么“虚”的东西，后来被十几个项目教训得老老实实。每次仿真前，我都会先把这四个维度的底线画好：阻抗匹配、间距管控、板材选择、眼图模板。做到心里有数，再复杂的USB设计也能稳下来。