第4章 TDR校准技术：开路/短路/负载校准、去嵌入技术
我刚开始用TDR时，以为仪器一接上就能直接测。结果第一次测一根短传输线，回波损耗波形乱七八糟，根本看不出阻抗不连续在哪。后来才明白——不校准，TDR就是一台“漂亮但瞎眼的仪器”。
今天咱们把校准这关彻底捋清楚。开路、短路、负载校准是基本功，去嵌入则是把测量结果里的夹具、线缆“洗掉”的关键。你想想看，如果测试夹具本身就有1.2pF的寄生电容，测出来的DUT指标还能准吗？
4.1 为什么需要校准？
TDR本质上是个“发射-接收”系统。它发射一个快速阶跃脉冲，然后接收反射回来的信号。但仪器内部、线缆、连接器、探针都会给这个信号“加盐加醋”——插损、时延、寄生参数，全都会叠加到测量结果上。
举个真实的例子。我有一次测一块高速背板上的差分过孔阻抗，没校准时看到80Ω，校准后变成了92Ω。差了15%！要是按80Ω去设计，信号完整性直接翻车。所以校准不是在“修正”，而是在“还原”。
校准核心思想：通过三个已知的端接参考（开路、短路、匹配负载），建立TDR系统的误差模型，从而将测得的原始波形修正为DUT端口的真实反射系数。
4.2 开路校准（Open）
开路校准，说白了就是把TDR探头接在一个“啥也不连”的端子上。理想情况下反射系数Γ=+1。但实际中开路端会有微小的辐射和寄生电容，不过在高频下，开路标准件的寄生效应是已知的，校准算法会自动扣除。
我个人的习惯是：先擦干净连接器，再拧紧开路校准件。有一次我偷懒没清洁，结果拧上后测到的开路反射出现了约5%的幅度下降——原来是有灰尘导致接触电阻。擦干净后再测，反射直接就顶到天了。
操作要点：
- 使用专用开路校准件，不要用“悬空”替代。
- 连接前检查接口干净程度，用无水乙醇擦拭。
- 记录开路响应时，确保仪器已稳定预热15分钟以上。
4.3 短路校准（Short）
短路校准对应反射系数Γ=-1。标准短路件把信号线直接连到地平面，形成一个完美的低阻反射。但注意，即使是最昂贵的短路件，在极高频率下也会有很小的串联电感。这也是为什么高端校准套件会附带“短路电感模型”，软件会通过曲线拟合来补偿。
嗯，这里要注意：短路校准对接触质量极其敏感。我曾经遇到过一个校准件，因为螺纹磨损，拧紧后短路平面偏离了参考平面0.2mm，结果在20GHz以上校准后还残留着-20dB的回波误差。后来换了新校准件才解决。
| 标准状态 | 理想反射系数Γ | 实测注意事项 |
|---|---|---|
| 开路 | +1 | 寄生电容可忽略（低频）或需模型补偿（高频） |
| 短路 | -1 | 串联电感在高频下不可忽略，需使用标准件参数 |
| 负载（50Ω） | 0 | 宽频带回波损耗需< -40dB，否则校准残差大 |
4.4 负载校准（Load）
负载校准用50Ω精密匹配负载（对于50Ω系统）。理想反射系数Γ=0，即完全吸收。这个标准件做起来比开路/短路难得多，因为要覆盖DC到几十GHz都保持50Ω。很多低价校准套件在10GHz以上负载回波损耗就只能做到-25dB了，这种负载校准后，测量精度会受很大限制。
我建议：负载校准件一定要与你的测试带宽匹配。如果测25Gbps信号，别用标称DC-18GHz的负载件。我在一个项目里吃过亏，用18GHz负载校了40Gbps通道，结果测出来回损曲线在高频有奇怪的波纹，后来换了26.5GHz的负载件就干净了。
警告：负载校准件千万不能用普通的50Ω电阻代替！精密负载件的内部结构和寄生参数经过特殊设计，普通贴片电阻的高频寄生会导致校准残差，严重污染测量结果。
4.5 三点校准的流程与数学本质
实际操作中，校准流程大致是：
- 连接开路标准件，测量并存储开路波形。
- 连接短路标准件，测量并存储短路波形。
- 连接负载标准件，测量并存储负载波形。
- 软件根据这三个参考波形，通过矢量误差模型（类似VNA的单端口校准，但TDR用的是时域模型）计算仪器系统误差参数。
- 校准完成后，仪器内部将实时从测量波形中扣除系统误差，输出“校准后”波形。
数学本质其实不复杂：TDR系统的原始测量值\(V_m(t)\)是真实反射波形\(V_r(t)\)与仪器冲击响应\(h_{sys}(t)\)的卷积。通过三个已知边界条件，解出\(h_{sys}(t)\)，然后做反卷积，就能还原真实波形。现代TDR都内置了CPU做实时反卷积，我们工程师只需要确保校准件质量到位就行。
4.6 去嵌入技术（De-embedding）
校准之后，TDR测的是从仪器参考面到DUT端口的整个通道。但如果你用的是探针、长电缆或者夹具，DUT端口并不在最前端。比如测一块PCB上的一段走线，探针、SMA连接器、一小段微带线都是“额外插入”的。这些部分的影响必须去掉——这就是去嵌入。
去嵌入的思路是：先单独测出夹具/线缆的S参数或TDR响应，然后在测量结果中“减去”这个影响。常用方法有两种：时域门控（Time-Gating）和频域去嵌入（S参数级联/反卷积）。
| 方法 | 原理 | 适用场景 | 个人评价 |
|---|---|---|---|
| 时域门控 | 在时域波形上开一个时间窗，只保留DUT范围内的反射 | 夹具与DUT在时域上可清晰分离，例如长电缆+短DUT | 简单快捷，但要求夹具足够长，且门控会导致带宽损失 |
| 频域去嵌入 | 测量夹具的S参数，通过级联公式（T参数）从总测量中“除以”夹具 | 任何场景，尤其夹具与DUT时域混叠时 | 精度高，但需要额外测量夹具的S参数，且对相位一致性要求高 |
| 差分去嵌入 | 针对差分TDR，分别做差模和共模的去嵌入 | 差分高速互连（如USB、PCIe） | 更复杂，但差分信号必须做 |
去嵌入的核心前提：夹具/线缆必须是线性、时不变系统。如果夹具中有非线性器件（比如ESD保护二极管），去嵌入会失效。记住这条边界，别在其他专栏里套用。
4.7 去嵌入实战经验：一把探针的教训
我记得有一次调试一款SerDes芯片的RX端接阻抗。用高频探针扎在芯片引脚上测TDR，直接测到波形含有明显的谐振。我以为是芯片内部阻抗设计问题，后来想起来还没去嵌入探针。于是单独测了探针的S参数：天哪，探针本身的阻抗在10GHz处波动达到±15Ω！用去嵌入算法扣除后，芯片端接阻抗曲线漂亮得像教科书上的例子。
所以我的建议是：别先假设你的工装是透明的。哪怕是一段5mm的微带线，在高频下都可能产生可观的影响。去嵌入不是“可选项”，而是高频TDR测量的标准动作。
去嵌入的典型步骤：
- 用VNA或TDR测量夹具/电缆的2端口S参数（或TDR夹具的“直通”响应）。
- 对DUT+TDR系统做校准后的TDR测量，得到总反射波形。
- 将时域波形FFT到频域，得到总反射S11。
- 从总S11中“减去”夹具的传输效应（使用ABCD矩阵或T参数分解）。
- 将处理后的频域数据IFFT回时域，得到DUT的真实TDR波形。
大部分现代TDR仪器（如Tektronix DSA8300、Keysight DCA-X）内置了这一套流程，只需提供夹具S参数文件即可。
4.8 校准与去嵌入的关系：先校准，再去嵌
这是个容易搞混的顺序。我一直跟团队成员强调：校准针对TDR仪器本身，去嵌入针对夹具/线缆。必须先校准，让TDR看到的是“干净的”反射系数，然后再对测量结果做去嵌入。如果反过来，你去嵌入的数据本身就包含仪器误差，再去嵌算出来的DUT响应还是错的。
打个比方：校准是修好你的尺子（让刻度准确），去嵌入是减去尺子前端被你握着的那段（让零刻度对齐被测物）。
常见坑：有些工程师偷懒，只做开路+短路校准（二端口校准）就以为够用。但在宽频TDR测量中，负载校准不可或缺。不做负载校准会导致低阻抗区域的测量偏差，尤其是50Ω附近的匹配区，误差会显著放大。