2、损耗机理:趋肤效应与介质损耗归纳总结

高速通道的损耗,说白了就是信号在传输过程中被“吃掉”了能量。你要问我损失的功率去哪了?一部分被导体咽下去变成热量,一部分被介质消化成内部混乱的电场。我自己的经验是——很多刚上手的工程师只盯着插损曲线的斜率,却不深究背后的物理本质,结果做补偿时严重过设计或欠设计。今天就带大家把这两个“吃能量的坏蛋”彻底扒清楚。

2.1 趋肤效应:导体在跟频率“耍赖”

直流的时候,电流老老实实均匀地流过整个导体截面。可频率一上来,它就开始“偷懒”了——只贴着导体表层走,内部几乎是空的。这就是趋肤效应。

为什么会这样?高频电流产生的磁场会感应出一个反向电场,把内部的载流子朝表面挤。结果电流密度随深度指数衰减。

趋肤深度 δ 公式:

δ = √(2/(ω·μ·σ))

其中 ω = 2πf,μ 为磁导率,σ 为电导率。对于铜,在 1GHz 时 δ ≈ 2.1 μm。

你看,频率越高,趋肤深度越小,实际导电的截面面积急剧下降——等效电阻和频率的平方根成正比。这就是导体损耗随频率升高而增大的直接原因。

个人经验:我在做一块 10Gbps 背板时,发现微带线离参考平面太近,趋肤效应导致直流电阻明明是 3Ω,到了 5GHz 等效电阻变成 15Ω,插入损耗比预期多 2dB。后来把线宽加粗、铜箔厚度选到 2oz,才压下去。

影响趋肤效应的主要因素:

  • 频率 f —— 越高 δ 越小,损耗越大。
  • 导体材料 σ —— 铜、银的 σ 高,δ 更小,但电阻系数低,综合损耗更小。
  • 表面粗糙度 —— 我踩过坑:粗糙铜表面会进一步增加电流路径长度,实际损耗比理想光滑模型高 30%~50%。
  • 导体几何形状 —— 线宽、厚度、微带还是带状线。

2.2 介质损耗:材料内部的“记忆效应”

介质材料的分子在高频电场下反复极化,内部分子摩擦发热——这就是介质损耗。本质上它反映的是材料的“极化反应速度”跟不上电场变化,出现相位滞后。

介质损耗用 损耗角正切 (tanδ) 来衡量。典型的 FR4 在 1GHz 时 tanδ ≈ 0.02,而罗杰斯 4350B 只有 0.0037。

注意:当频率超过 5GHz 后,FR4 的介质损耗会迅速超过导体损耗,成为链路的主导因素。我见过一个项目用 FR4 设计 25Gbps 链路,17cm 的走线就能吃掉 8dB,换高频材料后同样的长度只损耗 3dB。所以——选对板材比什么都重要。

介质损耗与频率的关系:

α_d (dB/长度) = 27.3 · (εr_eff) · tanδ · (f / c)   (近似,适用于低损耗)

其中 εr_eff 是有效介电常数,f 是频率,c 是光速。明显:α_d 与频率 f 成正比——比趋肤效应的 √f 增长得更快。

2.3 两种损耗的对比

对比项 导体损耗(趋肤效应) 介质损耗(极化损耗)
物理根源 电流被挤压到表面 分子极化跟不上电场变化
频率依赖性 ∝ √f ∝ f(近似线性)
主导频段 低频到中频~1-5GHz 高频 > 5GHz
材料影响 铜箔电导率、粗糙度 介电常数 εr、损耗角正切 tanδ
几何影响 线宽、厚度、参考间距 介质厚度、走线轮廓(非常弱)
工程缓解 加粗走线、选光滑铜 选低 tanδ 板材(如 M6G、Megtron6)

实际链路的总损耗等于两者叠加:α_total = α_cond + α_diel。初期调试时,我通常先确认板材的 tanδ,再用 TDR 看阻抗,最后扫频看插损的斜率——斜率陡且低频段明显是导体问题,高频段陡峭斜率则是介质主导。

2.4 工程中的简化估算与坑

很多时候我们不需要精确解。我个人习惯用两条经验公式快速估算:

  • 导体损耗(dB/inch)≈ 0.013 × √f(GHz) × √(εr) / (w × t)0.5
  • 介质损耗(dB/inch)≈ 0.091 × f(GHz) × tanδ × √(εr)

注意单位是英寸!公式来自行业常用参考,精度 ±20% 用于初步评估。我自己验证过几款高速背板,跟仿真偏差在 1dB 以内,够用了。

踩坑记录:之前在 16Gbps 串行链路仿真中,我把介质损耗当常数,结果实测插损在 6GHz 以上突然恶化。后来发现介质损耗角正切随频率略有变化(FR4 的 tanδ 在 1GHz 以下约 0.018,到 8GHz 能飙升到 0.025)。即便是“低损耗材料”,也要取厂家给出的高频 tanδ 值,不能直接套 1GHz 的数据。

好了,我们把损耗机理拆成了导体和介质两兄弟。下面这张图帮你一眼看清它们的关系。

高频通道损耗机理总览 总损耗 αtotal 导体损耗(趋肤效应) 介质损耗(极化损耗) 频率 ↑ → δ ↓ → 截面 ↓ 表面粗糙度 → Rac ↑ tanδ 随 f ↑ 增长 εr 色散 → 相位扭曲 加厚铜箔、加宽线、光滑铜 选低 tanδ 板材、控制叠层 避坑:高频时介质损耗增速快于导体损耗 选用低 tanδ 材料是 10Gbps+ 链路的最关键一步

整张图看下来,核心就一条:频率越高,两种损耗都增大,但增大的“斜率”不一样。导体损耗是√f,介质损耗是 f。所以在 5GHz 以下,导体损耗是主角;5GHz 以上,介质损耗迅速抢戏。而我们的补偿策略,必须针对这个拐点做差异化设计。

关键结论:补偿前,先搞清楚链路工作在哪个频段、板材是什么、走线多长。我看过有人拿同样的 CTLE 参数去补偿 FR4 和 Megtron6,结果一个欠补偿、一个过补偿——根源就是忽略了损耗机理的频率差异。