2. 特征阻抗的定义与计算

聊特征阻抗之前，我先讲个故事。早些年我做一块10Gbps的高速背板，仿真怎么都过不了，实测眼图全塌了。查了半天，发现是过孔阻抗突变导致的反射。那时候我才真正明白——特征阻抗不是纸上谈兵，它直接影响信号能不能完整到达对端。

这一节，我们就来彻底搞懂特征阻抗的物理本质和计算方法。说白了，就是搞清一个道理：为什么同样一段走线，50Ω和70Ω的效果天差地别。

2.1 特征阻抗的物理意义

特征阻抗是传输线的固有属性，不是用万用表能测出来的直流电阻。它定义的是：在传输线上，电压行波与电流行波的比值。注意，这里是行波——也就是信号刚加上去、还没有发生反射时看到的那一瞬间的阻抗。

我个人的理解方式是：把传输线想象成一长串无限小的LC网络串联起来。信号每向前传播一小段，都要给这个小电容充电，同时电感会阻止电流突变。两者的比值决定了信号“感觉”到的阻抗。这个阻抗跟线长无关，只取决于单位长度的电感和电容。

数学上，无损传输线的特征阻抗为：

Z₀ = √(L / C)

其中：
L —— 单位长度电感 (H/m)
C —— 单位长度电容 (F/m)

为什么是开根号？你想想看，感抗和容抗相互制约，最终稳定在这样一个平衡点上。我在项目中见过有人拿这个公式去算差分阻抗，结果忘了把互感和互容加进去，算出来的值偏差10%以上——这种坑，我踩过一次就记住了。

2.2 传输线模型与特征阻抗计算

实际设计中，我们常用传输线结构有两种：微带线（Microstrip）和带状线（Stripline）。两者计算公式不同，因为电磁场分布不一样。

2.2.1 微带线特征阻抗

微带线是一层走线、一层参考平面，上面是空气。近似公式（参考Hammerstad & Jensen）如下：

Z₀ = (87 / √(εᵣ + 1.41)) × ln(5.98H / (0.8W + T))

单位：H、W、T 单位一致（通常用mils或mm）
εᵣ —— PCB基材相对介电常数
H —— 介质厚度（走线到参考平面距离）
W —— 走线宽度
T —— 铜箔厚度

注意这个公式里有个1.41的偏移，因为它考虑了空气中部分场的影响。我记得刚入行时，照着这个公式算一条50Ω线，结果打板回来实测差了3Ω——查了半天，原来是忽略了阻焊层对介电常数的影响。阻焊层虽然薄，但在高频段会拉低一点阻抗。

2.2.2 带状线特征阻抗

带状线是夹在两个参考平面之间的走线，场完全被介质包裹，没有空气效应。近似公式：

Z₀ = (60 / √εᵣ) × ln(4H / (0.67πW × (0.8 + T/W)))

这里 H 是两参考平面间距的一半（如果是非对称结构要另外修正）

对比一下两种结构：

实际项目中，我建议优先用场求解器（比如Polar SI9000或HFSS）做精确计算，近似公式只用于初步估算。有一次我图省事硬套公式算差分阻抗，结果差5Ω，导致差分对共模噪声超标，最后还是老老实实跑了仿真。

2.3 影响特征阻抗的工艺因素

除了线宽W、介质厚度H、介电常数εᵣ、铜厚T这几个主要变量外，还有几个容易被忽略的因素：

• 玻璃纤维编织效应：FR4的玻纤布在板材不同位置密度不一样，导致局部介电常数有0.2~0.5的波动。高速设计推荐用高玻璃化温度（Tg）或低Dk& Df的板材。
• 铜箔粗糙度：铜箔表面不是理想的，越粗糙，高频下有效介电常数越大、阻抗越低。我曾经在25Gbps设计中没考虑粗糙度，仿真阻抗50Ω，实测只有46Ω，直接导致回损超标。
• 阻焊层厚度：阻焊层介电常数约3.5~4.0，覆盖在微带线上会轻微降低阻抗。一般影响小于2Ω，但在阻抗容差5%的高要求下不能忽略。
• 走线侧蚀：蚀刻后走线截面呈梯形，实际宽度比设计窄。建议在Gerber中做补偿（一般加0.5~1 mil）。

我把这些因素总结成一句话：特征阻抗不是算出来的，是做出来的。设计时要留余量，加工后要抽测阻抗条。

2.4 本章知识体系结构

下面这张图把特征阻抗从物理本质到计算再到影响因素的逻辑串起来了，你可以对照着消化。