多层PCB的基本结构
大家好啊，在开始规划叠层之前，我觉得咱们得先把“多层PCB到底长什么样”这事聊透。我记得刚入行那会儿，拿到一块8层板，对着横截面看了半天，愣是没搞懂信号是怎么在内层走的。后来被老工程师带着割了一块板子，用显微镜一瞧，才恍然大悟。
说白了，多层PCB就是把好几层铜箔和绝缘材料压合在一起。你想想看，它不像双面板那样只有顶层和底层，中间还能塞进去好几层。这些层之间靠过孔连通，每一层都有自己的使命。
1. 核心层结构拆解
一块典型的多层板，基本由这几部分堆叠而成：
- 外层（顶层/底层）：焊器件、走微带走线的地方。我做高速数字板时，顶层通常不走关键时钟线，太容易受干扰了。
- 内层：核心功能区。信号层、电源层、地层都在这里面藏着。
- 介质层（半固化片/芯板）：绝缘用，同时决定层间距。嗯，这里要注意，介质的厚度直接决定了阻抗。
- 阻焊层 & 丝印层：保护铜皮，标注字符。
一个小技巧： 我习惯把电源层和地层放在相邻位置，靠得非常近。这样做能用介质电容帮你滤掉一部分高频噪声，省得再额外加一堆电容。
2. 从2层到4层，质的飞跃
双面板我们就忍了，为什么非要上多层？我曾经在项目上吃过亏：一块DDR3走线的板子，2层板硬是调不通信号完整性。换成4层板后，信号层参考完整地平面，问题全消失了。
这里我列个对比，大家感受一下：
| 对比项 | 2层板 | 4层板 | 6层板 |
|---|---|---|---|
| 参考平面 | 不完整，有断点 | 一个完整地层 | 多个独立参考面 |
| 信号回流路径 | 绕大圈，噪声大 | 直接在相邻平面回流 | 可分层规划，隔离好 |
| 阻抗控制 | 很难做到50Ω±10% | 容易实现 | 非常稳定 |
| 典型应用 | 低速、简单电路 | DDR、中等速率总线 | 高速SerDes、RF |
看出来了吧？多了参考平面，信号的回流路径一下就短了。电流总是走阻抗最小的回路，没有完整平面的时候，它就得乱窜。
3. 内层到底放什么？
很多新手会问，内层是不是全走信号线？不是的，千万别这么干。我见过有人把8层板里6层都塞满信号线，结果EMI测试直接炸了。
一般情况下，内层资源是这样分配的：
- 紧挨外层的次外层： 放地层，给顶层和底层提供最短回流路径。
- 中间层： 放电源层（可以分割成多种电压）和额外的信号层。
- 信号层之间的层： 必须隔一个完整的参考平面，否则串扰会让你崩溃。
我的经验法则： 每两个信号层之间，至少夹一个完整的参考平面。如果层数不够，宁可少走几根线也不能省平面。
4. 叠层的对称性——别把板子压弯了
这一点容易被忽视。我记得有一次做一块12层板，厂里反馈说板子做出来跟翘翘板似的，一量翘曲度超标3倍。后来一查，是我们把铜分布搞偏了——一边厚一边薄。
叠层必须关于中心对称。怎么对称？
- 铜厚对称： 靠近中心的两层铜厚要一致。
- 介质厚度对称： 半固化片的张数和芯板厚度要镜像。
- 结构对称： 比如第2层是地平面，那倒数第2层最好也是地平面或电源层。
避坑指南： 我曾经在一个四层板上把所有地层都放在底层，顶层和中间层全是信号。结果板子焊完器件后直接弯成弧形，只能报废重做。教训太深刻了——叠层不对称，板子早晚出问题。
5. 几个关键术语得搞清楚
聊到最后，我得给你捋几个高频术语。面试的时候常考，项目评审时也老有人问。
| 术语 | 通俗解释 | 我常用的记法 |
|---|---|---|
| 芯板（Core） | 两面已经覆铜的绝缘板，铜箔是牢固粘好的 | 就像两面有胶的硬纸板 |
| 半固化片（PP） | 没完全固化的绝缘玻纤布，压合时才变成固态 | 可以把它理解成“热熔胶膜” |
| 铜箔 | 贴在表面的导电铜皮，厚度用盎司（oz）算 | 1oz约35μm，常用1/2oz或1oz |
| 介电常数（Dk） | 材料储存电场能力的指标，影响信号速度 | FR4大概在4.2～4.5之间 |
| 损耗因子（Df） | 材料对信号的衰减程度，越小越好 | 高频板要选Df<0.005的 |
好了，这一章的内容就到这儿。多层板的结构没那么复杂，但每一层怎么摆、摆什么，直接决定了后续的阻抗、EMC和可制造性。嗯，先把这些基础夯实在了，后面讲到具体层叠规划时你才能心里有数。