第3章 差分对长度匹配的重要性
差分信号，说白了就是两根线走“相反”的电平变化。正端+1V，负端就-1V；正端上升，负端就下降。这个“对称”是差分信号抗干扰、低辐射的根本。
但要是两根线长度不一样呢？对称就被打破了。我个人习惯把长度匹配比作“双人滑冰”——两人步调一致才漂亮，一个快了半拍，动作就变扭了。在高速数字电路里，这“半拍”可能就是几十皮秒，足以让信号崩溃。
长度不匹配到底能惹多大麻烦？
讲真，很多工程师觉得“差不多就行”，差个几毫米能怎样？我在项目中踩过这种坑，后来再也不敢马虎了。长度不匹配主要带来三个问题：
- 共模噪声激增：理想差分对，共模分量应为零。一旦有长度差，正负信号到达接收端的时间不同，就会出现共模电压。这个共模噪声会向外辐射，造成EMI超标。
- 时序偏差：差分信号是靠边沿交叉点判断逻辑0/1的。若正负信号不同步，交叉点偏移，接收器采到错误数据。我见过一个客户，10Gbps链路误码率高，查了半天发现是差分对内长度差了3毫米。
- 眼图闭合：失配导致信号转换速率下降、抖动增加，眼图开口变小。说白了，你的高速链路就没法跑了。
⚠️ 我曾经踩过的坑：某次设计一款28Gbps背板，仿真眼图好好的，试制回来死活不通。TDR一测，差分对长度差足有7毫米！原因是走线时绕线绕错了方向，正线比负线长了一截。从那以后我强制要求PCB设计必须标注“等长公差≤±0.5mm”。
长度失配的两个核心作用机制
你可能会问：“为什么不匹配会产生共模噪声？” 我画个简单的示意图你就明白了。
上图很直观：正负线长度不同→传播时间不同→接收端出现共模分量→向外辐射并压低眼图。你想想看，这个链条一旦成立，整个链路的电磁兼容和信号完整性就全毁了。
量化指标：TDR测量中的“匹配度”
我们用TDR测量差分对时，主要看两个参数：
| 参数 | 描述 | 典型容忍值 |
|---|---|---|
| 差分阻抗 | 差分对两端看进去的阻抗 | 100Ω ± 10% |
| 长度差 (ΔL) | 正负线物理长度之差 | ≤0.5mm（对应 ~3ps 时差） |
| 时延差 (Δt) | 信号在正负线上传播时间差 | ≤5ps (10Gbps以上建议≤2ps) |
你可能觉得0.5mm没多少，但在FR4上，信号速度约150ps/inch，0.5mm对应大约3ps的时差。对于10Gbps的NRZ信号，一个UI是100ps，3ps的失配就占了3%的UI，加上其他抖动，眼图很容易闭合。
💡 我的经验法则： 只要速率超过5Gbps，差分对长度公差就必须做到±0.5mm以内。如果速率上到25Gbps，我建议直接压到±0.2mm，并且用TDR逐根验证。
一个真实案例
记得有一次，我在调试一款12.5Gbps光纤收发器。眼图始终有个“瓶颈”，看起来像有共模噪声。我怀疑是电源或者接地问题，折腾了两天。后来用TDR量了一下驱动端到接收端的每条走线，发现差分对的负线比正线长了4mm！
为什么只差了4mm？因为设计人员走线时为了避开一个过孔，在负线上绕了个小弯。我让他把绕线改成在正线上绕，长度差降到0.1mm以内。再测眼图，开口大了30%，误码率从1e-12降到1e-15。这就是长度匹配的力量。
结论： 差分对长度匹配不是“锦上添花”，而是“生死攸关”。不做等长，再好的芯片、再干净的电源也救不了你的高速链路。
避坑指南——来自我的血泪史
- 不要只依赖PCB设计规则：自动绕线工具有时会“偷懒”，你以为做了等长，实际TDR一测发现差了好多。我建议手检关键差分对的走线长度。
- 注意过孔处的长度变化：一些设计把差分对换层，过孔本身也有寄生电感，等效于多走了一段。我曾在过孔处额外补偿了0.3mm才匹配。
- 耦合影响不能忽略：两根线距离变化时，单位长度电容电感也会变，等效传播速度改变。单纯比物理长度不够，最好用TDR模拟器。