差分信号的关键参数：差分阻抗、共模电压、摆幅
大家好，我是你们的信号完整性讲师。上一章我们聊了差分信号的基本概念，今天咱们直接进入实战参数部分。说白了，差分信号设计得好不好，就看这三个家伙：差分阻抗、共模电压、摆幅。我做了十几年高速设计，每次出问题，十有八九都跟这三个参数有关。
2.1 差分阻抗：信号完整性的基石
差分阻抗的定义，是差分线对在传输时，两条线之间的等效阻抗。你想想看，信号在差分对里跑，遇到的阻碍就是它。为什么重要？因为阻抗不连续，信号就会反射，导致眼图闭合、误码率飙升。
我个人习惯，把差分阻抗理解成差分信号的“高速公路”。路况好（阻抗连续），信号跑得又快又稳。路况差（阻抗突变），轻则信号失真，重则系统罢工。
核心要点： 差分阻抗必须保持恒定，通常控制在 100Ω ±10%（USB、HDMI 标准），或者 90Ω ±10%（PCIe 标准）。
影响差分阻抗的因素很多，我挑几个关键的说说：
- 线宽和线距： 线宽越宽，阻抗越低。线距越大，耦合越弱，阻抗会升高。做板厂时，一定要跟厂商确认蚀刻补偿，否则做出来的阻抗可能偏 5-10Ω。
- 介质厚度： 介质层越厚，阻抗越高。但别为了调阻抗乱加厚度，会增加串扰风险。
- 铜箔粗糙度： 铜面越糙，高频时阻抗越低。我见过一个项目，用了粗糙铜箔，结果 10GHz 信号眼图直接闭合，最后换成压延铜才解决。
- 参考平面： 差分线下面要有完整的参考平面（地或电源），否则阻抗无法计算。我曾经遇到一个新手，把差分线跨在分割平面上，结果 100Ω 跑成了 150Ω，信号全废了。
设计师建议： 如果你用仿真软件算阻抗，一定要设置好叠层参数，特别是介电常数和损耗因子。别偷懒用默认值，否则仿真结果跟实测能差 20%。
| 参数 | 对差分阻抗的影响 | 设计建议 |
|---|---|---|
| 线宽 | 线宽↑，阻抗↓ | 根据目标阻抗反推线宽，并留出制造公差 10% |
| 线距 | 线距↑，阻抗↑ | 差分对内部线距建议 ≤ 2 倍线宽，保持强耦合 |
| 介质厚度 | 厚度↑，阻抗↑ | 优先选用低损耗材料，避免厚度突变 |
| 参考平面 | 平面完整性↓，阻抗↑ | 确保差分线下方参考平面连续，至少 3 倍线宽覆盖 |
2.2 共模电压：被忽视的噪声源
共模电压，指的是差分对两根线上，相对参考地的平均电压。理想差分信号，共模电压应该是恒定的。但现实很骨感——由于 Skew 和驱动不匹配，共模电压会波动，这就产生了共模噪声。
为什么说它是噪声源？因为共模电流会通过寄生电容耦合到其他电路，造成 EMI 问题。我记得有一个 5G 基站项目，天线接口的差分线共模电压波动超标，导致基站辐射过不了认证。最后加了共模扼流圈才搞定。嗯，这里要注意，共模电压的波动频率越高，辐射越严重。
避坑指南： 我曾经设计过一个 10Gbps 背板，差分线走线过孔时没做共模优化，结果共模电压波动达到 200mV，直接导致 BER 从 1e-12 劣化到 1e-6。后来加了一对差分过孔回流地孔，共模噪声砍了一半。
共模电压的几个关键点：
- Vcm 范围： 大多数差分接口（如 LVDS）规定 Vcm 在 1.2V-1.5V 之间。超出范围，接收器会饱和或截止。
- 共模抑制比： 差分接收器理论上能抑制共模噪声，但实际 CMRR 有限（通常 60-80dB）。如果共模电压波动太大，接收器会扛不住。
- 共模扼流圈： 是一种被动元件，能抑制共模噪声，但会引入 100-200ps 的延迟，对高速时序有影响。我一般会在信号频率超过 5GHz 时慎用。
2.3 摆幅：信号质量的决定因素
摆幅，就是差分信号在两个逻辑状态之间的电压变化量。它直接决定了信号的噪声容限、功耗和 EMI。
举个例子，LVDS 的摆幅只有 350mV（典型值），但能跑 10Gbps。为什么能做到？因为差分信号受共模噪声影响小，小摆幅就能实现高速切换。但小摆幅也有代价——对噪声更敏感，PCB 上一点点串扰都可能让信号误判。
反过来，大摆幅（比如 RS-485 的 5V）抗噪能力强，但会带来更大的功耗和更差的 EMI。我做过一个工业控制项目，工程师一拍脑袋把 RS-485 摆幅调到 5V，结果隔壁的射频模块直接被干扰得无法工作。这就是摆幅没选好的典型。
实战经验： 选择摆幅时，要综合考虑传输距离、数据速率和噪声环境。我的原则是：
- 板级互联（< 30cm）：优先小摆幅（300-500mV），降低功耗和 EMI。
- 背板或线缆互联（> 30cm）：适当加大摆幅（800mV-1.2V），但要做好屏蔽。
- 极端噪声环境：考虑差分信号增强版（如 CML），摆幅可达 800mV。
| 接口标准 | 典型摆幅 | 典型共模电压 | 应用场景 |
|---|---|---|---|
| LVDS | 350mV | 1.2V | 高速短距离互联 |
| PCIe 5.0 | 800mV | 0V（交流耦合） | 板级互联 |
| RS-485 | 2-5V | 2.5V | 长距离工业通信 |
| CML | 800mV | 1.2V | 超高速互联（> 25Gbps） |
参数之间的关系与优化
差分阻抗、共模电压、摆幅，三者之间不是独立的。我举个例子：摆幅越大，信号边沿越陡，瞬态电流就越大，差分阻抗会因趋肤效应和介质损耗而变化。共模电压如果偏了，会直接改变接收器的输入偏置，导致差分阻抗测量不准。
所以我建议，设计差分信号时，要同时考虑这三个参数，而不是一个个孤立优化。比如你调线宽来匹配差分阻抗，同时要看看共模电压是否在接收器的规范内；你调摆幅降低功耗，要注意会不会让信号质量跌到噪声容限以下。
我的优化流程： 第一步，根据接口标准确定摆幅和共模电压范围。第二步，计算目标差分阻抗和线宽线距。第三步，仿真验证眼图、时序和共模噪声。最后，打板实测阻抗和眼图。三步搞定，基本不出问题。
三个参数不是孤立的，而是相互影响。差分阻抗决定了信号传输的路径质量，共模电压影响了系统的 EMI 和抗噪能力，摆幅直接决定了信号的质量与功耗。你在设计时，一定要跳出单一参数的思维，把它们放在一起看。我早期做设计时吃过这个亏，后来养成习惯，每次调版前都先检查这三个参数是否在 spec 内，再动手改 layout，效率高了不少。