第一章：差分信号基础——背板高速互联的基石
做背板设计这些年，我越来越觉得差分信号就像高速数字世界的“通用语言”。你想想看，从几Gbps到几十Gbps的信号速率，几乎都是差分对的天下。咱们这章就把最基础的东西掰开揉碎了讲清楚。
1.1 差分信号到底是个啥？
说白了，差分信号就是用两根等长、等宽的PCB走线，一起传输一个信号。一根走正极性（P），另一根走负极性（N）。接收端不关心单根线对地的电压，只看P和N之间的差值。
举个简单例子。假设+端送1.8V，-端送1.2V，差值就是0.6V。如果+端降到1.2V，-端升到1.8V，差值变成了-0.6V。这一正一负，就代表了逻辑的“1”和“0”。
我第一次接触这个时也困惑过：为什么非要搞两根线？单端信号不是更省走线空间吗？嗯，这里要注意——速率上去之后，单端信号对地噪声的容忍度会急剧下降。
1.2 差分信号的优势，到底强在哪？
咱们直接看对比，这样更直观：
| 对比项 | 单端信号 | 差分信号 |
|---|---|---|
| 抗共模噪声 | 差，地弹严重影响信号 | 强，共模噪声被抵消 |
| 抗串扰 | 弱，易受相邻信号干扰 | 强，绞合效应天然抑制 |
| EMI辐射 | 较大，回流路径不理想时更严重 | 低，近场辐射相互抵消 |
| 参考平面依赖 | 强，离不开连续地平面 | 弱，主要靠线间耦合 |
| 摆幅 | 通常较大（如3.3V、1.8V） | 小（如350mV、800mV） |
| 功耗 | 较高 | 低，尤其适合高速 |
从这张表能看出来，差分信号几乎在所有关键指标上都更优秀。我做过的一个项目，背板速率从6.25Gbps升级到12.5Gbps，单端信号的眼图已经闭合得没法看了，换成差分对之后，眼图一下就打开了。
1.2.1 共模噪声抑制——我最欣赏的特性
这就是差分信号的“杀手锏”。为什么？因为外部干扰（比如电源噪声、地弹）会以相同的幅度和相位耦合到P和N两根线上。接收端做减法时，这些共模成分就被干掉了。
1.2.2 抗干扰和低EMI——背板场景的刚需
你想想看，背板上动辄几十甚至上百个差分对，工作频率又高，EMI问题简直是噩梦。差分信号在这里又立功了：P线和N线的电流方向始终相反，近场辐射会相互抵消。
我在某个48端口交换机背板项目里遇到过——用差分对代替部分单端控制信号后，整板的EMI辐射指标下降了6dB。这不是玄学，是实实在在的物理效果。
1.3 差分信号在背板中的应用场景
背板设计其实就三类主要信号：数据、时钟、控制。差分信号几乎覆盖了前两类：
- 高速串行数据通道：PCIe、SATA、Xilinx Aurora、JESD204B，全是差分。
- 差分时钟：LVDS、HSTL，抖动性能碾压单端时钟。
- 控制信号：这里我一般还是保留单端，除非速率特别高或者距离特别长。
我建议你在背板设计一开始，就明确哪些链路必须用差分，哪些可以妥协。咱们看个实际例子：
| 接口标准 | 典型速率 | 差分/单端 | 背板应用 |
|---|---|---|---|
| PCIe Gen3/4/5 | 8/16/32 GT/s | 差分（交流耦合） | 芯片互连、扩展槽 |
| SATA 3.0/4.0 | 6/16 Gbps | 差分 | 存储背板 |
| LVDS时钟 | 100 MHz - 2 GHz | 差分 | 时钟分配网络 |
| 单端SPI/I2C | 几十MHz | 单端 | 板级配置、管理 |
1.4 差分信号的基本信号参数
搞清楚了差分信号是什么，咱们还得知道怎么看它的“体检报告”。有几个参数你必须盯紧：
- 差分阻抗（Zdiff）：背板差分对通常要求100Ω ±10%或85Ω ±10%。这是最关键的物理约束。
- 差分摆幅（Vod）：比如LVDS是350mV，CML是800mV，决定了信号的功耗和驱动能力。
- 共模电压（Vcm）：交流耦合时要特别注意，接收端自偏置的共模点决定了信号可用的动态范围。
- 眼图指标：眼高、眼宽、抖动，直接反映信号质量。
好了，差分信号的基础概念和优势就讲到这里。下面这张图可以把咱们刚才提到的核心逻辑串起来：
这张图把差分信号的定义、三大优势、典型应用场景和关键参数串在一起了。你可以把它当作本章的知识索引。
嗯，差分信号的基础就讲这些。搞懂了这些，后面咱们聊长度匹配和时序优化的时候，你就能理解为什么一根线的长度偏差都要较真到皮秒级别了。