TDR测试概述
时域反射计，英文叫TDR——这个名词你肯定不陌生。但说实话，很多人刚接触时都觉得它是个黑盒子。往线上打一个信号，然后看反射波，就能定位阻抗不连续点？这听起来确实有点玄乎。
我今天就以一个老工程师的角度，跟你聊聊TDR在高速PCB中的实际应用。嗯，我2008年第一次用TDR，当时测一块10Gbps的背板，死活找不到信号劣化的根因。折腾了两周，最后是TDR帮了大忙。
TDR到底在测什么？
说白了，TDR测的就是四个字：阻抗变化。
你往传输线里送一个快速上升沿的阶跃信号。信号在路上走，遇到阻抗变化的地方，就会反射一部分回来。TDR仪器把发射信号和反射信号放在一起对比，精确算出反射系数，然后反推出沿线的阻抗分布。
核心公式
反射系数 ρ = (Zload - Z0) / (Zload + Z0)
Z0 是传输线特性阻抗，Zload 是负载点实际阻抗。ρ 为正说明阻抗变大（开路），ρ 为负说明阻抗变小（短路）。
嗯，公式很简单。但实际测试中，微妙就在这儿：你得把仪器、线缆、夹具、焊点…所有环节都考虑进去。
TDR在PCB设计中的三大用处
我在项目里总结下来，TDR主要解决三类问题。你想想看，是不是也遇到过同样的情况？
| 应用场景 | 测试目标 | 典型异常特征 |
|---|---|---|
| 特性阻抗验证 | 确认单端/差分阻抗是否在目标值±10%以内 | 整段阻抗偏高或偏低，曲线平滑但整体偏移 |
| 连接器/过孔优化 | 定位过孔残桩、连接器阻抗突变 | 短时尖峰或凹陷，宽度对应物理长度 |
| 故障点定位 | 找到断线、短路、裂纹的具体位置 | 开路：向上冲高后稳定在1；短路：下冲后归零 |
提示：差分TDR测试时，一定要同时看共模分量。我见过一个案例，差分阻抗看起来没问题，但共模阻抗有一个明显的尖峰——那个点恰恰是差分对内等长没做好，导致模式转换严重。
为什么TDR是高速设计的必备技能？
做10Gbps以上的设计，你光靠仿真是不够的。仿真模型再准，也有边界。PCB加工出来的介电常数、线宽线距、铜箔粗糙度，跟理想值总是有偏差。
我记得有一次，仿真报告显示一条8英寸的微带线，阻抗误差在±3%以内。结果TDR打上去，实测偏差到了±12%。后来切片分析发现，是阻焊层厚度不均匀导致的。这个偏差，仿真模型根本没考虑到。
TDR最大的价值，就是让你看到真实的物理情况。而且是看得清清楚楚——哪个点在什么位置、偏差有多大、持续多长，一条曲线全告诉你。
警告：TDR测试的精度高度依赖于上升时间。示波器标配的TDR模块，一般标称上升时间35ps，对应的理论空间分辨率大约是5.2mm。但这个分辨率是理想情况。实际操作中，噪声、抖动、夹具损耗都会让有效分辨率变差。我曾经用35ps的模块去查一个3mm的过孔残桩，怎么都看不到。后来换了25ps的模块，一下子就出来了。
TDR测试的基本流程
这个流程我每次做项目都会用上，分享给你参考。
- 校准——做开路、短路、负载校准，消除电缆和夹具的影响。这一步偷懒，后续数据全是废的。
- 设置参数——设定上升时间、测试长度、平均次数。注意采样率不要设太低，否则时间分辨率不够。
- 连接DUT——使用高质量SMA或SSMA跳线，尽量减少中间转接头。我一般会在夹具上预留测试点，用探针直接点测。
- 采集波形——至少采集3~5次，检查波形重复性。如果每次都不一样，先排除连接问题。
- 数据后处理——做参考线对齐、滤波去噪、阻抗变换等。
- 与仿真对比——把TDR波形导入仿真软件，反演提取参数，用于优化下一版设计。
我个人一直用的一个小技巧
做TDR测试时，别只盯着阻抗值看。更重要的是看波形形状。
我曾经给一块AI加速卡做信号完整性调试。板子上有一条DDR4地址线，仿真阻抗50Ω，TDR测出来也是50Ω。但信号质量就是差。后来我仔细看TDR波形，发现在过孔位置有一个很浅的凹陷——深度只有2Ω，持续了约80ps。80ps对应的物理长度大约12mm，正好是过孔到内层参考平面的距离。那一点微小的阻抗凹陷，让信号在上升沿时产生了一次小反射，叠加之后眼图就不干净了。
这个案例教会我一件事：TDR波形上的每一个细节，都对应一个物理结构。你只要能把它解剖出来，就是找到问题根源的钥匙。
本章知识结构
下面的图帮你梳理了TDR测试的核心逻辑。从原理到应用，再到分析思路，一条线串下来。
从这张图你能看到，TDR测试并不是孤立的一环。它往上接设计原理，往下通故障分析，中间还要跟仿真、切片等工具形成闭环。
做高速设计，TDR是帮你建立实物感知的最好工具。它会告诉你：你的设计到底做对了多少，哪些地方跟你想象的不太一样。