I3C 总线物理层：开漏与推挽驱动、拓扑结构、上拉电阻与终端匹配

聊 I3C 的物理层之前，我先说说自己的感受——当年从 I²C 切到 I3C 的时候，最让我头疼的就是它的驱动模式。你想想看，明明跟 I²C 长得差不多，为什么要搞出两套驱动？嗯，其实就是为了兼容与性能的平衡。下面我一个个拆开讲。

开漏驱动 vs 推挽驱动

I²C 只用开漏驱动，靠外部上拉电阻拉高电平。好处是支持多主机仲裁，坏处是速度上不去，边沿爬坡慢。I3C 不一样——它把 SDA 和 SCL 都设计成了双模驱动器。

对比项	开漏模式	推挽模式
驱动电流	弱，靠上拉	强，直接推高拉低
速率上限	~1 MHz（I2C 常规）	12.5 MHz（SDR）甚至更高
多主机仲裁	天然支持	需要额外逻辑
功耗（高频）	高（上拉一直耗电）	低（动态电流为主）
I3C 何时用	广播、地址分配、初始化	私有数据传输（正常通信）

我记得第一次调 I3C 设备时，发现读回的寄存器值有时错位。排查半天，发现是某个老款从机在开漏模式下被拉低后释放不够快，导致下一位采样出错。后来我在固件里加了一个延时，等总线稳定后再切推挽，问题就解决了。

I3C 总线拓扑结构

I3C 物理层允许的拓扑其实比 I²C 更灵活。官方规范推荐多点总线，但也可以做点对点甚至带星形分支的设计（当然要加中继）。我这里只讲最常用的单主机多从机总线。

• 总线长度：一般建议不超过 50cm（高频下），低频可撑到几米。我实际项目里都在 20cm 以内走线，省心。
• 设备数量：理论上一个总线上可挂 128 个 I3C 设备（7-bit 地址），但受限于总线电容，通常建议不超过 30 个。
• 终端匹配：I3C 标准不强制要求终端电阻，但高频（>10 MHz）时强烈建议在远端加串联匹配，减少反射。

上拉电阻与终端匹配

开漏模式下，上拉电阻的取值跟 I²C 一样，遵循 Rpull-up = trise / (Cbus × ln(2))。但在推挽模式下，上拉电阻基本不起作用——因为推挽驱动自己就能把电平拉到电源轨。这时上拉电阻更多是为了总线空闲时保持确定电平。

我推荐一个实用取值：

• 开漏阶段（兼容 I²C）：2.2kΩ ~ 4.7kΩ，根据总线电容调整。
• 推挽阶段：可以保留 10kΩ 弱上拉，或者直接去掉。有些控制器内部会拉高，外部可省略。

终端匹配方面，I3C 没有专门的定义。但考虑到高频信号完整性，我一般在发送端（主控侧）串联 22~33Ω 电阻，在远端靠近最后一个从机处并联一个 50~100Ω 到地（如果总线是点对点）。多从机情况下更复杂，建议做仿真。

一张图看懂物理层核心逻辑

上面这张图我把物理层三个关键点串起来了：开漏→推挽切换、总线拓扑限制、匹配与上拉。说实话，面试时能把这三点说清楚，面试官基本就认定你对 I3C 物理层有实战功底了。