3. 传输线理论：特性阻抗、传播延迟、回波损耗详解

传输线理论这东西，很多工程师觉得就是一堆公式，背下来就行。我个人习惯先理解它到底在讲什么。说白了，高频信号在PCB走线上不是像直流那样瞬间传递，而是像水波一样沿着导线传播。你想想看，如果信号在走线上遇到阻抗变化，就会反射回来，波形就乱了。

我在项目中遇到过最典型的问题：SDIO时钟线长了10mm，结果数据眼图闭合了一半。排查下来，就是传输线效应没处理好。嗯，这一章咱们把三个核心概念掰开揉碎——特性阻抗、传播延迟、回波损耗。搞懂了它们，SDIO的完整性设计就稳了。

3.1 特性阻抗：走线的固有属性

特性阻抗（Z₀），指的是信号在均匀传输线上传播时，电压与电流的比值。它不是电阻，不能拿万用表量。它由走线的几何尺寸和介质材料决定。

Z₀ ≈ (87 / √(εr + 1.41)) × ln(5.98h / (0.8w + t))

实际设计时，我建议先用仿真工具算一下。曾经有个项目，我手算觉得 50 Ω 差不多，结果打板回来测只有 43 Ω，眼图塌了。后来发现介质厚度比板材标称值薄了 1 mil。避坑指南：永远以板厂提供的叠层参数为准，别信数据手册上的典型值。

3.2 传播延迟：信号跑得有多快

传播延迟（Propagation Delay, t_pd）是信号从源端走到负载端需要的时间。单位通常是 ps/inch 或 ns/m。它由介质决定：

t_pd = √(εr) / c，其中 c 是光速 (约 3×10⁸ m/s)。

FR4 的 εr ≈ 4.2，那么 t_pd ≈ 85 ps/inch（约 3.3 ns/m）。换句话说，每 1 inch 走线，信号就延迟 85 ps。对于 SDIO 来说，时钟频率 100 MHz 时，周期 10 ns。如果时钟线和数据线长度差 2 inch，延迟差 170 ps，已经接近 2% 的周期了。而 SDIO 的时序裕量通常只有几百 ps，这点延迟会导致建立/保持时间违规。

我曾经遇到一个案例：SDIO 的 CLK 走线绕了很长一段蛇形线，结果因为绕线间距太近（< 3W），产生了额外的感性耦合，实际延迟比计算值还大 10%。所以等长设计不光看长度，还要考虑耦合效应。

3.3 回波损耗：反射的能量

回波损耗（Return Loss, RL）描述了多少信号能量被反射回来。它用 S₁₁ 参数表示，单位 dB。公式很简单：

RL (dB) = -20 log|Γ|，Γ 是反射系数。

而 Γ = (Z_L - Z₀) / (Z_L + Z₀)。当负载阻抗等于特性阻抗时，Γ = 0，RL = ∞（无反射）。现实中，Z_L 不可能完全匹配，所以 RL 要求一般在 -15 dB 以下（即反射能量 ≤ 3.16%）。

对于 SDIO，驱动器输出阻抗大约 30~40 Ω，而走线要求 50 Ω。如果不做匹配，反射系数 Γ = (50-30)/(50+30) = 0.25，RL = -12 dB。这个值接近临界了。我建议在源端串联 22 Ω 电阻，使总输出阻抗接近 50 Ω。嗯，这就是 SDIO 信号串联端接的由来。

3.4 三者的内在联系 —— 一张图说清

下面这张 SVG 图概括了传输线理论的三个核心概念以及它们如何影响 SDIO 信号质量。你从图中可以看到：特性阻抗决定匹配程度，匹配程度影响回波损耗，而回波损耗和传播延迟共同决定了接收端看到波形的质量。