VIP20
本课程属于：036-SDIO WiFi接口吞吐优化 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

SDIO时序建立保持裕量测量与优化

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
SDIO协议概述
SDIO接口的起源 · 演进与核心特性 · 以及其与SD卡协议的关系
SDIO协议概述
02
时序基础
时钟周期 · 建立时间（Setup Time） · 保持时间（Hold Time）的定义…
时序基础时钟周期
03
SDIO总线拓扑
1位/4位/8位模式下的信号组 · 时钟分布与负载对时序的影响
SDIO总线拓扑
04
时序参数全解
SDIO规范中的tSU · tH · tODLY
时序参数全解SDIO
05
Setup/Hold裕量计算
理论公式推导 · 从发射端到接收端的延迟路径分析
Setup/Hold裕量计算
06
影响时序的主要因素
PCB走线长度 · 过孔 · 材料介电常数
影响时序的主要因…PCB
07
时钟树与数据对齐
SDIO内部时钟偏斜（Skew）来源…
时钟树数据对齐
08
信号完整性基础
反射 · 串扰 · 振铃对时序的干扰
信号完整性基础反射
09
IBIS模型在时序分析中的作用
如何获取与使用IBIS模型进行信号仿…
IBIS模型
10
静态时序分析（STA）入门
利用PrimeTime或Tempus…
STA静态时序分析
11
动态仿真方法
使用SPICE或HyperLynx对…
动态仿真方法SPICE
12
眼图测量与裕量评估
眼图的张开度 · 抖动与Setup/Hold裕量的对应…
眼图测量裕量评估
13
示波器实测技巧
主动探头选择 · 地线处理 · 触发设置与时间/电压分辨率优化
示波器实测技巧主动探头选择
14
Spread Spectrum Clock（SSC）对时序裕量的影响
SSC调制原理与降额策略
SpreadSpectrum
15
多电压域时序挑战
SDIO控制器与设备工作在不同电压（…
多电压域时序挑战SDIO
16
PCB布局布线规则
等长走线 · 差分对与单端线控制 · 参考平面完整性
PCB布局布线规则
17
阻抗匹配设计
SDIO时钟线与数据线的目标阻抗 · 串联电阻与并联电容的选型
阻抗匹配设计SDIO
18
片内终端（ODT）配置
如何利用SDIO设备的ODT寄存器调…
ODT片内终端
19
DLL与PLL调相
利用芯片内部的延迟锁定环或锁相环进行…
DLLPLL
20
手动调整输出延迟
通过SDIO控制器的寄存器（如SDL…
手动调整输出延迟SDIO
21
动态训练（Training）机制
SDIO 3.0/4.0中的自动调优…
Training动态训练
22
量产良率与时序边界
统计时序分析（SSTA）应用 · 蒙特卡洛仿真评估工艺角波动
量产良率时序边界
23
高温老化与时序漂移
长期可靠性测试中的Setup/Hol…
高温老化时序漂移
24
跨时钟域同步（CDC）问题
SDIO控制器使用异步时钟时的亚稳态…
CDC跨时钟域同步
25
常见调优工具介绍
Cadence Sigrity · Ansys HFSS · Synopsys VCS与混合仿真流…
常见调优工具介绍Cadence
26
企业实战案例一
某平板电脑SDIO通信异常的故障定位…
企业实战案例一SDIO
27
企业实战案例二
高速SDIO 4.0下Hold违例的…
企业实战案例二SDIO
28
SDIO时序测试规范（CTS）
如何解读CTS文档中的时序容限图与测…
SDIOCTS
29
合规性认证注意事项
SD协会认证对Setup/Hold裕…
合规性认证注意事…SD
30
未来趋势
CXL与PCIe对SDIO时序的借鉴 · 以及3D封装中时序裕量的新挑战
未来趋势CXL