一、高速PCB设计概述与信号完整性基础

大家好，我是这次课程的主讲工程师。做了十几年高速PCB设计，今天咱们来聊聊最基础也最关键的东西——信号完整性。

先问大家一个问题：为什么一块电路板，低速运行时稳稳当当，一跑高速就出各种诡异问题？数据错位、时序跑偏、甚至直接死机。

我刚开始做设计时也踩过这个坑，后来才明白——不是芯片坏了，是信号在传输过程中「失真」了。这就是信号完整性要解决的问题。

1.1 什么是高速电路？

很多人觉得「高速」就是频率高。其实不然。严格来说，当信号的上升时间（Tr）小于传输延迟的2倍时，这条走线就必须按「传输线」来处理。说白了，你不能再把它当成一根普通的导线。

我给大家一个经验公式：

信号类型	典型频率范围	设计关注点
低速数字信号	<10MHz	基本连通性
中速数字信号	10MHz ~ 50MHz	反射、串扰
高速数字信号	>50MHz 或 Tr<1ns	阻抗匹配、损耗、时序
射频/微波信号	>GHz	寄生参数、介质损耗

1.2 信号完整性的核心问题

信号完整性，简而言之就是：让信号从发送端到接收端，保持应有的形状、幅度和时序。听起来简单？做起来可没那么容易。

高速数字信号在PCB上传输时，主要会遇到下面几个「拦路虎」：

• 反射——阻抗不连续导致信号往回弹。我在项目里见过最典型的就是过孔阻抗突变，导致眼图闭合。
• 串扰——一根线上的信号干扰旁边的线。布线太近、平行走线过长，都会引起。
• 时序偏移——信号到达时间不一致。特别是DDR总线，一个时钟周期就那么几百皮秒，差一点就完蛋。
• 损耗——高频分量被介质和铜箔吃掉。走线越长越明显。

为什么会这样？因为高速信号的本质是电磁波。电磁波在介质中传播时，遇到阻抗变化就会产生反射和散射。你想想看，光从空气射到水里都会反射，电磁波也是一样的道理。

1.3 信号完整性分析基础参数

要做好SI分析，有几个基础参数你必须掌握：

参数名称	符号	典型值（FR4）	对SI的影响
介电常数	εr (Dk)	4.2 ~ 4.5	决定信号传播速度
损耗因子	tanδ (Df)	0.02 @1GHz	影响高频损耗
特性阻抗	Z₀	50Ω / 100Ω（差分）	反射大小取决于它
传播延迟	Tpd	~6.7 ps/mm	时序计算基础
集肤深度	δ	~2μm @1GHz	高频时铜损增加

嗯，这里要注意一点。很多新手算传播延迟时，直接拿自由空间光速去除介电常数。其实不对。实际的传播速度 v = c / √εr，因为电磁场一部分在介质里，一部分在空气中。微带线和带状线的有效介电常数是不一样的。

1.4 高速PCB设计的基本流程

我习惯把高速PCB设计分成这么几步：

1. 预布局与叠层规划——先定层数、材料、阻抗目标
2. 关键信号布线——时钟、DDR、高速串行线优先
3. 过孔设计与优化——这是本课程的重点，后边细讲
4. 回流路径检查——保证每个信号都有紧邻的地参考
5. 仿真验证——做S参数、眼图、时序仿真
6. 后仿真与迭代——调整优化，达到设计目标

说实话，这些步骤不是线性的。很多时候做完仿真发现不行，回头改布局改叠层都是家常便饭。一次成功的项目，往往是反复迭代出来的。

我曾经有个项目，板子都投板了，发现DDR3时钟信号过孔导致时序裕量不够。没办法，只能改版重来。从那以后，我养成了先仿真再过孔的习惯。

1.5 本章知识体系

为了帮你快速建立知识框架，我把本章要点整理成了一张结构图：

1.6 过孔——最容易忽视的SI杀手

说到过孔，我来重点讲一下。很多工程师画板子时，觉得过孔就是个「打个洞穿根线」的事情。说实话，一开始我也是这么想的。

直到有一次做一个10Gbps的SerDes项目，仿真眼图始终不达标。排查了所有环节，最后发现问题出在一对差分过孔上——过孔stub太长，产生了谐振。换了背钻工艺后，眼图马上升级了。

从那以后，我对过孔再也不敢马虎。

1.7 本章小结

让我们回头梳理一下：

• 高速不是只看频率，要看上升时间和电长度
• 信号完整性核心就是对付反射、串扰、时序和损耗
• 基本设计参数必须心中有数：介电常数、阻抗、传播延迟、集肤深度
• 过孔是SI设计的关键节点，也是本课程的主角

基础的东西常常被忽视，但往往是这些基础，决定了一个产品能不能稳定工作。咱们接下来的课程，会一步步深入过孔优化的每一个细节。功夫下在平时，少走弯路，少改版。