硬件结构：探头、采样率、存储深度

逻辑分析仪说白了就是数字世界的示波器。但想用好它，你得先搞明白它的硬件结构。探头、采样率、存储深度，这三个参数决定了你能看到什么，以及看得清不清楚。我个人觉得，理解这三者的关系，比记住一堆型号重要得多。

很多新手上来就盯着采样率看，觉得越高越好。但你不妨想想看——探头带宽不够，信号进来就变形了，采样率再高又有什么用？存储深度不够，采样率再高也只能抓到一丁点数据，关键异常可能刚好落在窗口外面。

所以这一章，我们就一个一个拆开聊。

探头：信号进入的第一道关口

探头是逻辑分析仪和被测电路之间的物理桥梁。它负责把数字信号从板子上"引"出来，送到分析仪内部。看似简单，实际上坑不少。

探头类型，常见的有这几种：

• 飞线探头：最灵活，可以点测任意引脚。但线长容易耦合噪声，适合低频调试。
• 排线探头：用排线连接，适合并行总线（比如 8 位、16 位数据线）。整齐，但灵活性差一些。
• 差分探头：专门测差分信号（比如 USB、LVDS）。共模抑制比高，高频表现好。
• 有源探头：内部有缓冲放大器，带宽高、负载小。但贵，而且需要供电。

我遇到过因为探头寄生电容太大，导致高速信号边沿变缓、时序直接超标的情况。那次排查了很久，最后发现是随手用了一根长地线的飞线探头。换短地线之后，信号立马正常了。

采样率：时间分辨率的基石

采样率决定了逻辑分析仪在多短的时间间隔内抓一个点。单位是 Sa/s（Samples per second），比如 100 MSa/s 就是一秒抓 1 亿个点。

根据奈奎斯特采样定理，要还原一个信号，采样率至少得是信号最高频率的 2 倍。但实际做数字电路调试时，2 倍远远不够。你想想看——你要测 setup/hold 时间，可能只有几百皮秒的余量，采样间隔太大，根本看不出边沿的精确位置。

我建议在实际测量中，采样率至少设为信号最高频率的 5 到 10 倍。如果条件允许，10 倍以上更踏实。测高速接口（比如 DDR、MIPI）时，我通常直接开到分析仪的最高采样率，不犹豫。

这里还有一个概念容易混淆——有效采样率 vs 标称采样率。有些逻辑分析仪有"时序采样"和"状态采样"两种模式。时序采样用内部时钟，采样率就是标称值。状态采样用被测系统的时钟，采样率取决于外部时钟频率。别搞混了，不然你以为是 500 MSa/s 在采，实际可能只有 50 MSa/s。

存储深度：捕获窗口的决定因素

存储深度就是逻辑分析仪一次能存多少个采样点。单位是 samples（或 bits）。比如 10 M samples，意思是一次最多存 1000 万个点。

存储深度和采样率之间有一个简单但重要的关系：

捕获窗口 = 存储深度 / 采样率

举例：
  采样率 = 200 MSa/s
  存储深度 = 20 M samples
  捕获窗口 = 20M / 200M = 0.1 秒

也就是说，你只能看到 0.1 秒内的信号变化。

0.1 秒听起来很短，但在数字电路里够用了。不过如果你想捕获一个偶发的上电时序异常，或者某个特定条件下的协议错误，0.1 秒可能远远不够。

我个人习惯是这么处理的：调试初期，优先保证存储深度够大，先抓到异常再说。确定异常窗口之后，再提高采样率缩小范围、精确定位。这样可以兼顾"找得到"和"看得清"。

但存储深度不是无限大的。深度的提升会带来成本、数据传输时间和处理负担的增加。所以市面上的逻辑分析仪，存储深度从几 K 到几百 M 都有，价格也差很多。

三者的权衡与选择

探头、采样率、存储深度，不是各自为战的。它们三个相互制约，你动一个，另外两个就得跟着调整。

探头带宽不够 → 信号边沿变缓 → 时序测量不准 → 再高采样率也白搭。

采样率设太高 → 存储深度不变 → 捕获窗口变短 → 可能漏掉异常。

存储深度有限 → 想长窗口捕获 → 只能降采样率 → 时间分辨率下降。

你看，这就是一个三角关系。没有完美的配置，只有最适合当前任务的配置。

下面是这一章的核心知识结构，我把三个参数的关系画成了图，方便你对照理解：

看到这张图，你应该能理解为什么我一开始就说"三个参数要一起看"。探头选型决定了信号保真度，采样率决定了你能看清多快的边沿，存储深度决定了你能看到多长的信号片段。三者拧在一起，缺一不可。

在实际项目中，我的做法是先明确被测信号的最高频率和需要观察的窗口长度，然后反推所需采样率和存储深度。最后根据这个需求选探头。这样不容易出错，也不会花冤枉钱买用不上的指标。