第3章：UFS PHY关键性能指标——眼高、眼宽、抖动

调试UFS PHY，你得先看懂眼图。说白了，眼图就是物理层的「心电图」。我刚开始接触UFS时，总觉得眼图是玄学，直到有一次量产测试发现眼高不够，批量卡在300MHz上不去……嗯，从那以后我把性能指标摸得透透的。

3.1 三大核心指标速览

眼图里最能说明问题的就三个量：眼高、眼宽、抖动。它们不是孤立的，一个变了另外两个跟着动。我个人习惯先看眼高，再看眼宽，最后揪抖动——顺序对了能省一半调试时间。

指标	物理含义	典型约束	调试敏感器件
眼高	差分幅度裕量	≥ 150 mV（HS-Gear4）	TX 驱动强度
眼宽	数据有效采样窗口	≥ 0.4 UI	RX 均衡器（CTLE/DFE）
抖动	时域随机/确定性偏移	≤ 0.15 UI（峰峰值）	PLL、电源纹波

3.2 眼高——决定你能不能「听见」

眼高就是差分信号的电压摆幅。接收端要准确区分0和1，幅度就得够大。我在项目中遇到过一块板子，眼图看起来像一条细线，眼高只有80mV。查了半天，居然是TX预加重没开——调完立马回到200mV。

影响眼高的因素主要有三：

• TX驱动电流：电流大眼高高，但功耗和EMI也涨。
• PCB走线损耗：高频信号在FR4上衰减很快。1英寸走线能吃掉10~20%的幅度。
• 接收端阻抗匹配：不匹配会产生反射，眼高直接打折。

3.3 眼宽——决定你能不能「听准」

眼宽是数据稳定的时间窗口。窗口越大，采样时机越宽裕。你想想看，如果眼宽只剩0.25 UI，接收端的时钟稍微抖动一下，数据就错了。

眼宽收缩的常见原因：

1. 码间干扰（ISI）：前一个bit拖尾影响到当前bit。均衡器（CTLE、DFE）就是干这个的。
2. 时钟抖动：TX和RX的时钟源都有漂移，累积下来就把眼宽吃掉了。
3. 电源噪声：尤其是PLL供电的纹波，会在高速链路上放大抖动。

3.4 抖动——藏在时间轴里的杀手

抖动分为两大类：随机抖动（RJ）和确定性抖动（DJ）。RJ是热噪声，没法彻底消除；DJ可以靠电路设计压下去。

我在调试一块UFS 3.0参考板时，眼整测得过0.5 UI的抖动，全组人蒙了。后来逐个排除，发现是开关电源的开关频率（1.2MHz）耦合到了PLL的VCO供电。加了个RC滤波，抖动降到了0.08 UI。你猜怎么着？眼宽也从0.3 UI涨到了0.45 UI。

抖动类型	来源	频谱特征	处理方法
随机抖动（RJ）	热噪声、散粒噪声	高斯分布	降低链路带宽、增加TX幅度
确定性抖动（DJ）	ISI、串扰、电源纹波	有界分布	均衡器、屏蔽、去耦电容
周期性抖动（PJ）	开关频率耦合	单一尖峰	电源净化、频率调制

3.5 指标的耦合关系与调试顺序

三个指标不是孤立玩的。我画了一张关系图，帮你在脑子里搭个框架。调试前先看这张图，走弯路会少很多。

3.6 实战：先用眼高定位，再调眼宽和抖动

量产良率出问题时，我的步骤是：

1. 抓全链路眼图，先看眼高是否落在spec范围内（比如HS-Gear4要求≥150mV）。
2. 眼高不足→调TX驱动电流，逐档检查变化。如果调到最高还差20%，检查端接电阻和走线长度。
3. 眼高OK但眼宽很窄→启动CTLE（连续时间线性均衡器）。先试默认档位，再扫增益。我习惯每次只动一档，看眼宽变化趋势。
4. 调完CTLE眼宽还不够→开DFE（判决反馈均衡器）。DFE对低频ISI效果好，但注意不要引入误码。
5. 最后测抖动分量。用示波器做TIE直方图，分离RJ和DJ。如果DJ占比＞60%，查电源纹波和串扰。

3.7 几点避坑经验

• 别迷信眼图「眼睛张开」：有些链路眼图看着很大，但CTLE噪声放大后BER反而变差。一定要验证全温度电压。
• 曾经有一次，我调好了眼高和眼宽，以为万事大吉，结果量产时在高低温箱里一跑就挂。后来发现是TX预加重随温度漂移。从那以后我每次调完都做±10%电压和±20°C的快速扫描。
• 电源就是PHY的命：PLL和TX的电源纹波到10mVpp以上，抖动就开始飙。我曾经花了一周排查，最后发现是DDR和UFS共用了一路LDO——果断加铁氧体磁珠分离。