3. 信号完整性与链路损耗基础
做 UFS 高速链路调试，绕不开一个词——信号完整性。说白了，就是发射端送出去的方波，到了接收端还能不能认出是 0 还是 1。我自己做过好几块 UFS 板子，第一次调的时候总觉得只要 PCB 走线连上就行了，结果跑起来全是误码……嗯，从那以后我再也不敢忽视 SI 了。
3.1 反射 —— 阻抗不匹配的惩罚
反射是什么？信号在传输途中碰到阻抗变化点，一部分能量弹回来。弹回来的波和原来的波叠加，波形就变形了。我习惯把反射想象成水波撞到墙壁反弹，你想想看，叠加后的波是不是又高又矮？
核心公式（反射系数）
Γ = (Z_load - Z_0) / (Z_load + Z_0)Γ 越接近 0 越好。我发现很多新手只算源端和负载端阻抗，却忘了 T 型分支、连接器、过孔也都是阻抗突变点。有一次我在某个项目中用过孔换层，没做阻抗优化，眼图直接闭上了……
- 源端串阻：靠近发送端加 22Ω～33Ω，吸收反射。
- 端接匹配：在接收端并联或上拉到匹配阻抗。
- Stub 尽量短：不超过信号上升沿对应传输长度的 1/10。
3.2 串扰 —— 相邻信号的“悄悄话”
串扰就是一条线上的信号串到另一条线上去了。可以分成近端串扰（NEXT）和远端串扰（FEXT）。UFS 差分对之间间距太近，或者走线平行太长，串扰就会上升。
我一般用 3W 原则：线间距不小于 3 倍线宽。但实际项目里，布局紧张时很难做到，那就必须加屏蔽地线或者用分层错开。
| 参数 | 典型值 | 对链路的影响 |
|---|---|---|
| 线间距 (S) | ≥ 3×线宽 | 串扰下降约 10dB |
| 平行长度 | ≤ 信号波长 1/4 | 避免谐振串扰 |
| 参考层开槽 | 严禁在差分对下方 | 防止回流路径破坏 |
3.3 插入损耗 —— 材料与长度带来的衰减
插入损耗（IL）就是信号从发送到接收，幅度的下降。频率越高，损耗越大。UFS 从 2.9Gbps 到 23.2Gbps，IL 预算越来越紧。我记得在高速 SerDes 设计里，PCB 的介质损耗和导体损耗是两大元凶。
- 介质损耗：和材料 DF 值相关。FR4 在 10GHz 时 DF≈0.02，而 Megtron 6 能做到 0.002。
- 导体损耗：铜箔粗糙度的影响不能忽略，建议用压延铜箔。
- 走线长度：每增加 1 英寸，10Gbps 信号可能多衰减 0.5dB。
我习惯在仿真阶段就把 IL 预算锁定：TX 输出 + PCB trace + connector + RX 输入总损耗必须小于接收端均衡器的补偿能力。UFS 的接收端一般能补偿 10～15dB。
3.4 回波损耗 —— 你反射回去的能量
回波损耗（RL）是反射的另一种表征方式。RL = -20log(|Γ|)。数值越大表示反射越小。一个典型的 UFS 通道要求在目标频率下 RL 优于 -10dB。
测 RL 时我吃过亏：用 TDR 看阻抗，但没注意测量参考面。SMA 连接器和板端走线之间的 1cm 间隙就能把 RL 拉低 5dB。后来我把去嵌校准做细了，数据才算真实。
3.5 各参数的实际影响对比
我把这四项放在一起对比，方便你调试时心里有数：
| 参数 | 度量的本质 | UFS 常见典型值 | 改善方法 |
|---|---|---|---|
| 反射 | 阻抗失配程度 | Γ < 0.2 (RL > 14dB) | 控制阻抗连续、端接 |
| 串扰 | 相邻耦合能量 | NEXT < -30dB | 加大间距、加地线 |
| 插入损耗 | 链路总衰减 | ≤ 10dB @ 10GHz | 低损耗板材、短走线 |
| 回波损耗 | 整体反射功率 | RL > 10dB | 去嵌校准、优化连接器 |
好了，这一章我们兜了一圈，从反射、串扰、插入损耗到回波损耗，都是 UFS 高速链路中最常见的“拦路虎”。理解它们的基础物理原理，再结合调试经验，后面讲均衡器怎么调、眼图怎么看，你心里才不会慌。