眼图模板（Mask）概念：模板区域与合规性判定
做眼图测试最核心的环节，就是拿实际波形跟模板“对答案”。模板不是随便画个框，它是规格书里规定好的“生死线”——波形进红线区就不合格。我刚开始接触HS400眼图时，一直觉得Mask是个很抽象的东西，直到亲手调了一版DDR4的物理层，才发现看懂模板比调等长还重要。
说白了，模板就是一把尺。它告诉你：信号在某个时间点上允许的电压范围是多少，禁区在哪里，必须落在哪里。不理解这个，测试报告等于白做。
模板区域：禁区、必入区、边界区
眼图模板通常由三块区域组成，每家芯片厂给的形状略有差异，但原理相通。我习惯把它们记作：
- 禁入区（Forbidden Region）——波形不可以进入的区域。一旦有采样点落在里面，直接判Fail。
- 必入区（Mandatory Region）——波形在特定时刻必须覆盖的区域。比如眼图中心的“眼睛”开口处，信号跳变必须经过。
- 边界区（Margin Region）——介于禁入和必入之间的过渡带。这里允许有一定的波动，但靠近禁入区边缘时就要拉警报了。
为什么会分这么细？我做过一个项目，芯片常温下眼图开口很大，但高温老化后电压漂了50mV，刚好撞到禁入区边缘。当时模版只有禁入和必入两区，根本看不出风险。现在很多标准都加了边界区，其实就是给你一个预警空间。
关键拆解：禁入区 ≠ 失效区？
严格来说，禁入区是“不允许”，必入区是“必须覆盖”，边界区是“建议避开”。测试时只看禁入区和必入区，边界区通常只在debug时才会留意。
合规性判定：Pass/Fail 到底谁说了算？
判定流程其实不复杂：测试设备在每个UI（单位间隔）内按固定时间间隔采样，把得到的所有电压幅度值跟模板边界做比较。只要有一个采样点落进禁入区，整颗芯片就是Fail。反过来，如果所有点都避开了禁入区，并且必入区里有足够多的点（通常要求覆盖面积≥95%），才判Pass。
我遇到过一种情况——波形明明很好，眼图开口也大，但测试一直报Fail。后来发现是探头校准没做，偏了30ps。你看，工具误差会直接导致假Fail。
我的经验法则：
在做批量测试前，先用Reference DUT（已知合格样品）跑一次眼图，确认模板参数和测试环境都没问题。这个步骤能帮你过滤掉90%的误判。
典型判定参数对比
| 判定项 | Pass条件 | Fail条件 | 常见容忍度 |
|---|---|---|---|
| 禁入区侵入 | 0个采样点落入 | ≥1个采样点落入 | 无容忍 |
| 必入区覆盖率 | ≥95%区域被波形覆盖 | <95%或出现空洞 | ±2% margin |
| 时间偏移（ΔT） | 眼图中心偏移＜0.1 UI | 偏移≥0.1 UI | 取决于去嵌校准精度 |
| 电压噪声（V_noise） | 峰值＜0.15*Vswing | 峰值≥0.15*Vswing | 与模板形状有关 |
避坑指南：那些年我踩过的模板判定坑
- 采样点数不足——我以前用1M个采样点跑眼图，偶尔看到几个点刚好在禁入区边缘。后来改成10M点，那些点就不见了。采样统计越多，虚警越少。
- 模板缩放比例——有些测试软件会默认把模板缩放到被测信号幅度的110%，导致本来合格的波形被挡在外面。我曾遇到一个客户，他们的芯片在自家测试板上Pass，到我们这里就Fail，查了两天发现是模板缩放不一致。
- 去嵌质量——夹具的S参数去嵌不准，眼图会变形。我建议至少用2次TRL校准，或者用eye diagram simulation对比验证。
郑重提醒：
OSHA标准（眼图开度安全裕量）在不同协议里差异很大。HS400的mask形状和阈值跟DDR4不一样，千万别拿上一代的模板直接套！我曾经犯过这个错，差点把一批良品判定为报废。
实操：如何一眼判断模板是否合理
我个人习惯把眼图模板和实际眼图重叠显示后，先看三个地方：
- 眼睛开度——波形是否明显大于禁入区？如果两者几乎擦边，即使Pass也不放心。
- 对称性——左右眼宽是否接近？如果一边很窄，可能是时钟抖动或占空比失真。
- 噪声分布——禁区附近的波形是不是突然变粗？那往往是ISI或串扰。
这些经验都是项目里摔打出来的。有一次调试，眼图一直出现“触须”碰到禁入区右边界，换了好几版阻抗都没解决。最后发现是ODT设置错误，导致信号反射在采样时刻叠加。你把ODT从40Ω调到60Ω，触须立刻消失了。
小结
眼图模板不是用来吓人的，它是量产筛选和信号质量评估的最直观手段。理解禁入区、必入区、边界区三个概念，能让你在测试报告里快速定位瓶颈。判定Pass/Fail时，别忘了检查采样点数、模板缩放和去嵌质量——这三个最容易被忽视的环节往往是假Fail的元凶。