第3章 良率定义与常用指标归纳总结
聊到ATE测试，良率这东西，几乎是每个工程师每天都要面对的。说白了，良率就是衡量我们制造和测试这整个链条干得怎么样的核心标尺。你良率上不去，老板脸色就不好看，流片成本也收不回来。我个人习惯，在任何项目开始之前，先把良率的定义和指标拉通了，大家心里有数，后面再谈监控才有基础。
3.1 什么才算“良”与“率”？
别觉得这概念简单，我在项目中遇到过好几次团队沟通出偏差的情况，原因就是对“良率”的定义不统一。首先，良，是指一颗芯片经过完整的测试流程后，结果符合Datasheet或客户规定的所有参数要求。不是某一项通过就行，得全部绿灯。
至于率，当然是合格品占所有被测试品的比例。公式没什么花头：
Yield = (Pass 数量 / Total 测试数量) × 100%嗯，这里要注意，分母的“Total 测试数量”不同场景下差别很大。你是在Wafer level算，还是Final test算？这里面门道不少。
3.2 常用的几类良率指标
实际工作中，我建议至少盯住这四个维度的良率。为什么是四个？因为它们覆盖了从晶圆生产、封装到测试的完整生命周期。你想想看，光是看一个最终的FT Yield，容易忽略掉前端的很多问题。
| 指标中文名称 | 英文缩写 | 监控阶段 | 核心关注点 |
|---|---|---|---|
| 晶圆测试良率 | CP Yield | 晶圆级测试 | 晶圆制造工艺缺陷、早期失效 |
| 封装良率 | Assembly Yield | 封装环节 | 封装工艺、划片、贴片、打线质量 |
| 最终测试良率 | FT Yield | 成品测试 | 整体功能、AC/DC参数、可靠性筛选 |
| 系统级测试良率 | SLT Yield | 系统级验证 | 实际应用场景下的兼容性与稳定性 |
核心观点：CP Yield更像是给晶圆代工厂看的成绩单，而FT Yield才是我们测试工程师需要死守的底线。我曾经见过一个项目，CP Yield高得离谱，大家都觉得稳了，结果到了FT环节，大量芯片因为漏电流问题被干掉，FT Yield直接掉了15个点。查到最后，是CP测试时接触不良，导致一些参数没测准。所以，只看一个指标是危险的。
3.3 除了Yield，还得看这些
光看良率百分比还不够。做量产监控，需要几个更加敏感的“仪表盘”指标，它们能提前预警。
- 一次测试通过率 (First Pass Yield, FPY)：指芯片第一次测试就通过的比例。注意，不包含重测通过的部分。FPY能非常灵敏地反映当前的工艺窗口和测试程序稳定性。如果FPY突然下降，说明可能产线上某个环节出了突发问题，比如探针卡脏了，或者某个站点参数偏移。
- 重复测试通过率 (Retest Pass Rate)：指一次测试失败后，经过特定处理（如重测、老化、校准）后通过的芯片比例。这个指标要小心看。如果Retest Pass率太高，反而要警惕，是不是我们测试程序本身留了太大的裕量？或者测试环境不稳定导致误测？
- Bin Pareto 分布：这是我个人极其看重的工具。把测试失败的原因按“Bin”分类，然后画出帕累托图。你一眼就能看出，是短路开路的Bin 1占了60%的失效，还是某个特定功能测试的Bin 5在作祟。有了这个，工程师就知道该去查哪个方向。
我的一个小习惯：每天上班第一件事，不是看Yield数字本身，而是先调出Bin Pareto图看前三大失效。如果今天最大的失败Bin和昨天的不一样，那是有故事发生了。很多时候，异常事件都是从Pin Mapping的微小变化暴露出来的。
3.4 良率体系的一张大图
为了让你更直观地理解这些指标是怎么串起来的，我画了一张图。它展示了从晶圆到成品的良率流动关系，以及我们可以在哪些环节设置监控关卡。
你看这张图，从左到右，代表了芯片从晶圆到成品测试的流动。每个环节的良率都可能是一个瓶颈。我在做HS400这个系列产品时，最常干的事就是把这个图打印出来，贴在白板上，每天开晨会时在上面标注当天的异常点。哪个环节的良率掉了，哪个BIN突然冒头了，一目了然。
3.5 为什么要区分这么多指标？
有人可能会问，反正最后看总良率不就行了？我的回答是：不行，不行。
原因很简单，不同的指标暴露不同的问题。
- 如果CP Yield低，你得赶紧找Foundry，大概率是工艺窗口缩了或者光刻层有问题。
- 如果Assembly Yield低，你要去封装厂盯着，看是基板问题还是打线短路。
- 如果FT Yield低，而且FPY更低，那就要反思你的测试程序或者测试硬件了。是不是某些串扰没处理好？或者某个Timing的Margin给得太紧？
曾经踩过的一个坑：有一次量产监控发现FT Yield从93%掉到了88%，但Retest一次之后又回到了92%。一开始我们以为是测试机台不稳定，后来花了一周时间排查，发现是一个高温测试站点的热板温度校准漂移了，导致部分芯片在高温下时序裕量不足。你看，如果不区分FPY和Retest，光看最终Yield，你甚至不会觉得有问题，因为你看到那个“Retest通过”的芯片也被算进了良率里。这太容易掩盖问题了。从那以后，我坚持在每天的良率报告里，必须单独列出FPY。
3.6 小结一下
良率不是简单的一个百分比。它是一个由CP Yield、Assembly Yield、FT Yield、SLT Yield共同构成的指标体系，背后还有FPY、Retest Pass Rate和Bin Pareto这些更精细的仪表盘在运作。做HS400量产监控，我个人的习惯是先把这个指标体系搭扎实了，再谈怎么去优化。