映射粒度与对齐：页表、块对齐、cache line对齐对XIP性能的影响

映射粒度，说白了就是地址转换时每次能拿到多大的一块连续物理内存。这东西不光影响你MMU配置的复杂度，折腾大了，直接拖垮XIP的执行效率。我做嵌入式系统这么久，发现很多开发者在这上面栽跟头，尤其是刚接触XIP场景的朋友。

页表映射的代价与选择

我个人习惯把页表映射分成两个维度看：一个是CPU硬件支持的页大小（比如4KB、16KB、64KB、1MB、2MB），另一个是软件如何分配这些页。XIP执行时，代码段往往是顺序访问多，偶尔跳转，但从Cache和TLB角度看，情况又有所不同。

页大小	TLB覆盖范围	翻译开销	内存浪费	XIP适用性
4KB	小（一个条目管4KB）	中	低	一般（TLB容易颠簸）
16KB	中等	中–高	中	较好
1MB / 2MB	大（一个条目管1MB–2MB）	低（大页一条搞定）	高（碎片风险）	非常适合XIP
16MB–1GB	超大	极低	极高	仅特定场景

嗯，这里要注意：XIP代码通常放在一个连续的物理区域（例如Flash映射段），用大页映射能显著降低TLB miss概率。我曾经调试过一个XIP设备，每次在IRQ处理函数入口就卡顿一下，查了半天，发现是冷启动后TLB没预热，代码路径正好横跨了好几个4KB页的边界。换成16KB大页后，性能稳定多了。

块对齐：不止是Flash的事

块对齐这个概念，最早是从Flash擦除块（erase block）来的。但在XIP场景里，它影响的可不止是擦除。

• Flash擦除块对齐：如果你要原地更新XIP分区内的某段代码，擦除块必须对齐。否则擦除一个块会波及相邻的、可能正在执行的代码。我遇到过一回，OTA之后系统直接挂掉，就是因为新镜像偏移量没按块对齐，擦除操作把隔壁的中断向量表给抹了……
• 映射分区对齐：MMU里的段映射（section mapping）通常要求物理起始地址对齐到段大小。比如你用1MB段映射Flash，那么Flash的物理基地址最后20位必须全为0。不然硬件直接报错，连系统都起不来。
• 代码段内对齐：有些CPU Core对指令cache line有对齐要求，比如ARM Cortex-M7，如果代码段起始地址没对齐到cache line边界，第一次预取可能多取一些无用数据。不影响功能，但浪费带宽和功耗。

/* 不推荐：未对齐的Flash分区定义 */
#define XIP_CODE_BASE  0x90000100  /* 偏移量100，未按1MB对齐 */

/* 推荐：对齐后的定义 */
#define XIP_CODE_BASE  0x90000000  /* 1MB对齐，偏移量0 */

Cache line对齐：隐藏的瓶颈

为什么要把cache line单独拎出来讲？因为很多时候大家只关心页表和Flash块对齐，却忘了CPU拿到内存中的数据之后，还要经过cache这一层。Cache line对齐不当，可能导致一种叫做“伪共享（false sharing）”的现象——多个核看似在访问不同变量，实际上它们落入了同一条cache line，结果缓存一致性协议把数据来回颠来倒去，性能掉得飞起。

在XIP场景里，这种情况少见些，毕竟代码段多为只读。但也不是没有：

• 热点函数紧邻：两个频繁调用的函数恰好跨越了cache line边界。每次CPU取指都得读两条cache line，命中率下降。其实处理办法很简单，把函数按cache line对齐摆放就行。
• 跳转表与对齐：跳转表（jump table）如果没对齐，间接跳转的目标地址可能落在cache line中间，影响预取效率。

三者之间的权衡

页表粒度、块对齐、cache line对齐，不是孤立的。它们共同影响XIP的最终性能。我习惯用一张图来理清它们的关系。

实践中的对齐策略

你想想看，一个完整的XIP系统，从Flash布局到MMU配置再到链接脚本，每一步都有对齐的坑。我一般会按下面的步骤来检查：

1. 定好页表映射方案：XIP代码段用大页（2MB或1MB），数据段用小页。特别小的RTOS可以考虑直接段映射，省掉二级页表。
2. 检查Flash分区对齐：每个分区起始地址对齐到擦除块大小。比如Flash擦除块是128KB，那么分区基地址必须128KB对齐。链接脚本里用 . = ALIGN(128K) 来保证。
3. 对齐关键函数：中断处理、调度器入口、频繁调用的数学函数，用 __attribute__((aligned(64))) 来强制对齐到cache line边界。
4. 验证MMU段对齐：段映射的基地址必须物理对齐到段大小。比如1MB段映射，基地址的低20位归零。
5. 测试TLB冷启动性能：上电后第一次跳转到XIP代码时，TLB全miss，实测一下延迟。如果延迟过高，考虑增大页大小或加预取设置。