SPI时序参数：建立时间、保持时间、时钟偏移
调试SPI接口，说白了就是在跟时间赛跑。
很多工程师遇到数据错位，第一反应就是换线、降速率。其实真正的问题，往往藏在三个最基础的时序参数里——建立时间、保持时间、时钟偏移。我个人习惯，遇到SPI问题，先不看波形，先对照这三个参数排查，能省一大半时间。
核心观点：SPI通信的本质，是发射端在时钟沿前后把数据准备好，接收端在规定窗口内把数据正确采到。任何参数违反，直接导致数据错位。
建立时间（tSU）：数据要“提前到场”
定义很简单：在时钟采样沿到来之前，数据信号必须保持稳定的最短时间。
为什么要有这个时间？因为接收端的内部触发器不是瞬间打开的。它需要一小段“准备时间”来锁存数据。如果数据来得太晚，采样沿到了，数据还没稳定，采到的就是毛刺或者上一个bit的值。
我在一个24MHz的SPI项目中遇到过这种情况。示波器上看波形，肉眼觉得没问题，但读回来的数据总有几位是乱的。后来查datasheet，从设备的建立时间是5ns，而我们的信号抖动刚好超过了这个值。把PCB走线缩短了一点点，问题就解决了。
我的经验：实际测量时，建立时间的余量至少要留20%。如果你算出来建立时间刚好满足，那多半用不了多久就会出问题——温度一变化，抖动一叠加，准出事儿。
保持时间（tHOLD）：数据别“急着走”
保持时间刚好反过来：时钟采样沿之后，数据还必须保持稳定的一段时间。
你想想看，时钟沿锁存数据需要一段时间。如果数据在时钟沿刚过就变了，那锁存过程还没完成，采到的结果就会不确定。保持时间就是这段“锁存窗口”的后半段。
有个容易混淆的点——很多人觉得保持时间不重要，因为他测过保持时间明明满足。但问题是，保持时间和建立时间往往是矛盾的。
| 参数 | 含义 | 常见违例原因 | 调试优先级 |
|---|---|---|---|
| 建立时间（tSU） | 时钟沿前数据稳定的最短时间 | 走线过长、负载电容大、速率太高 | ⭐⭐⭐ |
| 保持时间（tHOLD） | 时钟沿后数据稳定的最短时间 | 时钟偏移大、从设备驱动能力弱 | ⭐⭐ |
避坑指南：我曾经被一个保持时间问题坑了三天。设备A和设备B的datasheet都写保持时间是0ns，我就觉得没问题。结果因为PCB上时钟线比数据线长了100多mil，时钟偏移把数据窗口挤没了。记住：0ns保持时间不代表没有保持时间要求——时钟偏移会替你“创造”出保持时间需求。
时钟偏移（Skew）：最大的隐形杀手
时钟偏移是什么？简单说，就是时钟信号到达主设备和从设备的时间不一致。
为什么会这样？
- 走线长度不同：时钟线走蛇形绕线，数据线直连，延时差就出来了。
- 负载不同：主设备同时驱动多个从设备，CS片选不同，时钟线负载也在变。
- 驱动能力差异：不同引脚输出的上升时间不一样。
我见过最离谱的一个案例，是工程师用了两条不同型号的杜邦线——一条30cm，一条15cm——结果时钟偏移直接干到了10ns。在10MHz的SPI下，一个时钟周期才100ns，10ns偏移占掉了10%的有效窗口。
时钟偏移怎么影响建立时间和保持时间？
假设主设备时钟和数据是同步送出的。但因为时钟偏移，从设备实际看到的时钟沿比主设备晚了几纳秒。这就意味着：
- 建立时间被压缩：从设备看到时钟沿变晚，留给数据的建立时间窗口变小。
- 保持时间被拉长：同样道理，时钟沿之后，数据需要保持的时间反而变长了。
结果就是：明明发射端的时序没问题，接收端却死活采不对。说白了，时钟偏移在两端之间“制造”出了时序违例。
量化评估：SPI速率在10MHz以下时，时钟偏移控制到走线长度差的1/10以内基本够用。比如1ns偏移对应约15cm走线差。速率超过20MHz，建议走线差控制在2cm以内，最好小于1cm。
三个参数如何协同导致数据错位
咱们用一张图把这三个参数的关系理清楚。
从图里可以清楚看到：时钟偏移不是一个独立参数，它同时影响建立时间和保持时间。说白了，它就是那个“连锁反应”的起点。
实际调试中的快速判定方法
遇到SPI数据错位，我一般按这个顺序快速排查：
- 先看建立时间：用示波器量时钟沿前数据是否稳定。余量小于datasheet要求20%，直接定位。
- 再看保持时间：时钟沿后数据有没有跳变？有跳变，大概率保持时间不够。
- 最后查时钟偏移：对比主设备和从设备端的时钟沿位置。差太多？调走线、加驱动、降速率。
重要提醒：不要只看一个参数就下结论。三个参数是相互耦合的：时钟偏移会压缩建立时间窗口，也会拉长保持时间需求。有时候调了时钟偏移，建立时间和保持时间的问题一起解决了。
写在最后
建立时间、保持时间、时钟偏移——这三个参数是SPI调试的“三驾马车”。任何一个出了问题，数据错位就是必然结果。说实话，只要把这三个参数吃透了，大部分SPI通信问题都能在半小时内定位出来，根本不用去动复杂的协议分析和长时抓包。